用于 PCIe* 解决方案的 Intel® Stratix® 10 Avalon® -ST和Single Root I/O Virtualization (SR-IOV)接口用户指南

ID 683111
日期 12/06/2017
Public
文档目录

3.1. Avalon-ST RX接口

Transaction Layer在这个256-bit接口上将TLP传输到Application。Application在传输开始前必须置位rx_st_ready。此接口上的延迟包括3个周期的ready延迟和总共17个周期的Embedded Multi-die Interconnect Bridge (EMIB)延迟。一旦rx_st_ready置低,rx_st_valid在17个周期内置低。一旦rx_st_ready重新置位,rx_st_valid将在17个周期内继续数据传输。要实现最佳性能,Application必须包括一个足够大的接收缓冲器来避免rx_st_ready的置低。请参考Avalon-ST RX Interface来获得更多信息。

对于包括一个连接到Application的512-bit接口的Gen3 x16系列,一旦rx_st_ready置低,rx_st_valid会在14个周期内置低。一旦rx_st_ready重新置位,rx_st_valid将在14个周期内继续数据传输。

注: 在此用户指南中,术语Application和Application Layer指的是与PCIe Transaction Layer连接的逻辑。