用于 PCIe* 解决方案的 Intel® Stratix® 10 Avalon® -ST和Single Root I/O Virtualization (SR-IOV)接口用户指南

ID 683111
日期 12/06/2017
Public
文档目录

9.1. 端点测试台(Endpoint Testbench)

您可以使用快速入门指南中 介绍的设计流程创建包含在测试平台中的Endpoint设计。该测试台使用在快速入门指南中指定的参数。

该测试台使用Endpoint的PIPE接口或者串行PCI Express接口仿真高达×8 PCI Express链路。测试台设计不支持同时仿真一个以上的PCI Express链路。下图显示了设计实例的高级视图。

图 71. Endpoint设计的设计实例

测试台的顶层例化以下主要模块:

  • altpcietb_bfm_rp_<gen>_x8.sv —这是Root Port PCIe* BFM。您可以修改此模块来改变发送到实例Endpoint设计或者您自己的设计的传输。
    //Directory path
    <project_dir>/pcie_<dev>_hip_ast_0_example_design/pcie_example_design_tb/ip/pcie_example_design_tb/DUT_pcie_tb_ip/altera_pcie_<dev>_tbed_<ver>/sim
    注: 如果修改RP BFM,那么还必须对APPs模块进行相应的更改。
  • pcie_example_design_DUT.ip:这是使用指定参数的Endpoint设计。
    //Directory path
    <project_dir>/pcie_<dev>_hip_ast_0_example_design/ip/pcie_example_design
  • pcie_example_design_APPS.ip:此模块是传输的目标和启动。
    //Directory path
    <project_dir>/pcie_<dev>_hip_ast_0_example_design/ip/pcie_example_design/
  • altpcietb_bfm_cfpb.v:此模块支持Configuration Space Bypass模式。它驱动TLP到定制的Configuration Space中。
    //Directory path
    <project_dir>/pcie_<dev>_hip_ast_0_example_design/pcie_example_design_tb/ip/pcie_example_design_tb/DUT_pcie_tb_ip/altera_pcie_<dev>_tbed_<ver>/sim

此外,测试台具有执行下面任务的例行程序:

  • 对Endpoint生成所需频率上的参考时钟。
  • 开始时提供PCI Express复位。
注: 运行测试之前,您应该设置 <testbench_dir>/pcie_<dev>_hip_avst_0_example_design/pcie_example_design_tb/ip/pcie_example_design_tb/DUT_pcie_tb_ip/altera_pcie_<dev>_tbed_<ver>/sim/altpcie__tbed_hwtcl.v中的serial_sim_hwtcl参数。对于串行仿真此参数设置成1,对于PIPE仿真此参数设置成0。