仅对英特尔可见 — GUID: vgo1440131021739
Ixiasoft
2.1. Intel® Stratix® 10嵌入式存储器模块中的字节使能(Byte Enable)
2.2. 地址时钟使能支持
2.3. 异步清零和同步清零
2.4. 存储模块错误纠正编码支持
2.5. Force-to-Zero
2.6. Coherent(一致性)读存储器
2.7. 冻结逻辑(Freeze logic)
2.8. 真双端口双时钟仿真器
2.9. Intel® Stratix® 10支持的嵌入式存储器IP内核
2.10. Intel® Stratix® 10嵌入式存储器时钟模式
2.11. Intel® Stratix® 10嵌入式存储器配置
2.12. 读和写地址寄存器的初始值
4.3.1. 配置方法
4.3.2. 规范
4.3.3. FIFO功能时序要求
4.3.4. SCFIFO ALMOST_EMPTY功能时序
4.3.5. FIFO输出状态标记和延迟
4.3.6. FIFO亚稳性保护及相关选项
4.3.7. FIFO同步清零和异步清零影响
4.3.8. SCFIFO和DCFIFO Show-Ahead模式
4.3.9. 不同的输入和输出宽度
4.3.10. DCFIFO时序约束设置
4.3.11. 手动例化的编码实例
4.3.12. 设计实例
4.3.13. 时钟域交叉上的格雷码计数器传输(Gray-Code Counter Transfer at the Clock Domain Crossing)
4.3.14. 嵌入式存储器ECC功能指南
4.3.15. FIFO Intel® FPGA IP参数
4.3.16. 复位方案(reset scheme)
仅对英特尔可见 — GUID: vgo1440131021739
Ixiasoft
2.9. Intel® Stratix® 10支持的嵌入式存储器IP内核
IP内核 | 支持的存储器模式 | M20K支持 | MLAB支持 | 说明 |
---|---|---|---|---|
RAM: 1-PORT Intel® FPGA IP | Single-port RAM | Yes | Yes | 一次只能执行一个读或一个写操作。 使用读使能端口控制写操作期间的RAM输出端口行为:
|
RAM: 2-PORT Intel® FPGA IP | Simple dual-port RAM | Yes | Yes | 您可以对不同位置同时执行读写操作,端口A进行写操作,端口B进行读操作。 |
RAM: 2-PORT Intel® FPGA IP | True dual-port RAM | Yes | No | 您可以执行两个端口操作的任意组合:在单一时钟模式下的两个读操作、两个写操作,或者一个读操作和一个写操作。 |
RAM: 4-PORT Intel® FPGA IP | Simple quad-port RAM | Yes | No | 您可以对不同位置同时执行两个读写操作,其中在address_a和address_b信号/端口上指定写地址,在address2_a和address2_b信号/端口上指定读地址。 |
ROM: 1-PORT Intel® FPGA IP | Single-port ROM | Yes | Yes | 只有一个地址端口可用于读操作。 存储器模块可用作ROM。
|
ROM: 2 PORT Intel® FPGA IP | Dual-port ROM | Yes | No | dual-port ROM具有与single-port ROM非常相似的功能端口。区别在于dual-port ROM有一个用于读操作的额外地址端口。 存储器模块可用作ROM。
|
Shift Register (RAM-based) Intel® FPGA IP | — | Yes | Yes | 使用存储器模块作为移位寄存器命令来节省逻辑单元和布线资源。 此模式在要求本地数据存储(例如:有限脉冲响应(FIR)滤波器、伪随机数生成器、多通道滤波和自相关和互相关函数)的DSP应用中很有用。传统上,使用标准触发器(flip-flop)实现本地数据存储,使用触发器实现大型移位寄存器会消耗大量逻辑资源。 移位寄存器的大小(w × m × n)是由输入数据位宽(w)、抽头(tap)长度(m)和抽头数量(n)决定。通过级联存储器模块,能够实现更大的移位寄存器。 |
FIFO Intel® FPGA IP | — | Yes | Yes | 存储器模块用作FIFO缓存。使用SCFIFO和DCFIFO功能实现您设计中的单时钟和双时钟异步FIFO缓存。 对于使用小而浅的FIFO缓存的设计而言,MLAB是FIFO模式的最理想选择。然而,MLAB不支持混合宽度FIFO模式。 |
FIFO2 Intel® FPGA IP |
警告:
为避免损坏存储器数据,请不要在读写操作期间违反任何嵌入式存储器模块输入寄存器上的建立及保持时间。此限制实施于single-port RAM、simple dual-port RAM、true dual-port RAM、simple quad-port RAM或ROM模式下使用存储器模块时。