Intel® Stratix® 10嵌入式存储器用户指南

ID 683423
日期 11/19/2019
Public
文档目录

4.3.5. FIFO输出状态标记和延迟

大多数FIFO设计中最主要的问题是读写状态信号的输出延迟。
表 36.  SCFIFO状态标记的输出延迟下表显示不同输出模式和优化选项下SCFIFO的写信号(wrreq)和读信号(rdreq)的输出延迟。
输出模式 优化选项 26 输出延迟(以时钟周期数为单位)
Normal 27 Speed wrreq / rdreqfull: 1
wrreqempty: 2
rdreqempty: 1
wrreq / rdrequsedw[]: 1
rdreqq[]: 1
Area wrreq / rdreqfull: 1
wrreq / rdreqempty : 1
wrreq / rdrequsedw[] : 1
rdreqq[]: 1
Show-ahead 27 Speed wrreq / rdreqfull: 1
wrreqempty: 3
rdreqempty: 1
wrreq / rdrequsedw[]: 1
wrreqq[]: 3
rdreqq[]: 1
Area wrreq / rdreqfull: 1
wrreqempty: 2
rdreqempty: 1
wrreq / rdrequsedw[]: 1
wrreqq[]: 2
rdreqq[]: 1
表 37.  SCFIFO和DCFIFO的ALM实现RAM模式
输出模式 优化选项 28 输出延迟(以时钟周期数为单位)
Normal 29 Speed wrreq / rdreqfull: 1
wrreqempty: 1
rdreqempty: 1
wrreq / rdrequsedw[]: 1
rdreqq[]: 1
Area wrreq / rdreqfull: 1
wrreq / rdreqempty : 1
wrreq / rdrequsedw[] : 1
rdreqq[]: 1
Show-ahead 29 Speed wrreq / rdreqfull: 1
wrreqempty: 1
rdreqempty: 1
wrreq / rdrequsedw[]: 1
wrreqq[]: 1
rdreqq[]: 1
Area wrreq / rdreqfull: 1
wrreqempty: 1
rdreqempty: 1
wrreq / rdrequsedw[]: 1
wrreqq[]: 1
rdreqq[]: 1
表 38.  DCFIFO状态标记的输出延迟下表显示DCFIFO的写信号(wrreq)和读信号(rdreq)的输出延迟。
输出延迟(以时钟周期数为单位)
wrreqwrfull: 1 wrclk
wrreqrdfull: 2 wrclk cycles + 后面的n个rdclk 30
wrreqwrempty: 1 wrclk
wrreqrdempty: 2 wrclk 31 + 后面的n个rdclk 31
wrreqwrusedw[]: 2 wrclk
wrreqrdusedw[]: 2 wrclk + 后面的n + 1个rdclk 31
wrreqq[]: 1 wrclk +后面的1个rdclk 31
rdreqrdempty: 1 rdclk
rdreqwrempty: 1 rdclk + 后面的n个wrclk 31
rdreqrfull: 1 rdclk
rdreqwrfull: 1 rdclk + 后面的n个wrclk 31
rdreqrdusedw[]: 2 rdclk
rdreqwrusedw[]: 1 rdclk + 后面的n + 1个wrclk 31
rdreqq[]: 1 rdclk
26 速度优化等效于ADD_RAM_OUTPUT_REGISTER参数设置成ON。此参数设置成OFF等效于区域优化。
27 正常输出模式相当于将LPM_SHOWAHEAD参数设置为OFF。对于Show-ahead模式,该参数设置为ON
28 速度优化等效于ADD_RAM_OUTPUT_REGISTER参数设置成ON。此参数设置成OFF等效于区域优化。
29 正常输出模式相当于将LPM_SHOWAHEAD参数设置为OFF。对于Show-ahead模式,该参数设置为ON
30 rdclkwrclk的周期数n等同于同步阶(synchronization stages)的数量,并与WRSYNC_DELAYPIPERDSYNC_DELAYPIPE参数相关。有关实际同步阶(n)如何与不同目标器件设置的参数相关联,请参阅FIFO亚稳性保护及相关选项
31 仅应用于Show-ahead输出模式。Show-ahead输出模式等效于LPM_SHOWAHEAD参数设置为ON