仅对英特尔可见 — GUID: vgo1440400657307
Ixiasoft
2.1. Intel® Stratix® 10嵌入式存储器模块中的字节使能(Byte Enable)
2.2. 地址时钟使能支持
2.3. 异步清零和同步清零
2.4. 存储模块错误纠正编码支持
2.5. Force-to-Zero
2.6. Coherent(一致性)读存储器
2.7. 冻结逻辑(Freeze logic)
2.8. 真双端口双时钟仿真器
2.9. Intel® Stratix® 10支持的嵌入式存储器IP内核
2.10. Intel® Stratix® 10嵌入式存储器时钟模式
2.11. Intel® Stratix® 10嵌入式存储器配置
2.12. 读和写地址寄存器的初始值
4.3.1. 配置方法
4.3.2. 规范
4.3.3. FIFO功能时序要求
4.3.4. SCFIFO ALMOST_EMPTY功能时序
4.3.5. FIFO输出状态标记和延迟
4.3.6. FIFO亚稳性保护及相关选项
4.3.7. FIFO同步清零和异步清零影响
4.3.8. SCFIFO和DCFIFO Show-Ahead模式
4.3.9. 不同的输入和输出宽度
4.3.10. DCFIFO时序约束设置
4.3.11. 手动例化的编码实例
4.3.12. 设计实例
4.3.13. 时钟域交叉上的格雷码计数器传输(Gray-Code Counter Transfer at the Clock Domain Crossing)
4.3.14. 嵌入式存储器ECC功能指南
4.3.15. FIFO Intel® FPGA IP参数
4.3.16. 复位方案(reset scheme)
仅对英特尔可见 — GUID: vgo1440400657307
Ixiasoft
3.3.1. Same-Port Read-During-Write模式
same-port read-during-write模式应用于single-port RAM, simple quad-port RAM或者true dual-port RAM的同一端口。
输出模式 | 存储器类型 | 说明 |
---|---|---|
New Data | M20K | 在写入新数据的周期中,上升沿上是可用的新数据。 |
Don't Care | M20K, MLAB | RAM为read-during-write操作生成Don't Care值。
注: 对于QUAD_PORT操作模式,Don't Care模式是same-port read-during-write操作的唯一输出模式。
|
图 20. Same-Port Read-During-Write: New Data Mode此图显示了New Data模式中same-port read- during- write行为的采样功能波形。
图 21. Same-Port Read-During-Write: Don't Care Mode此图显示了Don't Care模式中same-port read-during-write行为的采样功能波形。