仅对英特尔可见 — GUID: eis1414481001345
Ixiasoft
2.1. Intel® Stratix® 10嵌入式存储器模块中的字节使能(Byte Enable)
2.2. 地址时钟使能支持
2.3. 异步清零和同步清零
2.4. 存储模块错误纠正编码支持
2.5. Force-to-Zero
2.6. Coherent(一致性)读存储器
2.7. 冻结逻辑(Freeze logic)
2.8. 真双端口双时钟仿真器
2.9. Intel® Stratix® 10支持的嵌入式存储器IP内核
2.10. Intel® Stratix® 10嵌入式存储器时钟模式
2.11. Intel® Stratix® 10嵌入式存储器配置
2.12. 读和写地址寄存器的初始值
4.3.1. 配置方法
4.3.2. 规范
4.3.3. FIFO功能时序要求
4.3.4. SCFIFO ALMOST_EMPTY功能时序
4.3.5. FIFO输出状态标记和延迟
4.3.6. FIFO亚稳性保护及相关选项
4.3.7. FIFO同步清零和异步清零影响
4.3.8. SCFIFO和DCFIFO Show-Ahead模式
4.3.9. 不同的输入和输出宽度
4.3.10. DCFIFO时序约束设置
4.3.11. 手动例化的编码实例
4.3.12. 设计实例
4.3.13. 时钟域交叉上的格雷码计数器传输(Gray-Code Counter Transfer at the Clock Domain Crossing)
4.3.14. 嵌入式存储器ECC功能指南
4.3.15. FIFO Intel® FPGA IP参数
4.3.16. 复位方案(reset scheme)
仅对英特尔可见 — GUID: eis1414481001345
Ixiasoft
4.3.7.1. 编译DCFIFO时出现的恢复和删除时序违规警告
在编译一个包含DCFIFO的设计期间, Intel® Quartus® Prime软件可能会发出恢复和删除时序违规警告。
对于表示从aclr到读取侧时钟域的传输的警告,可安全忽略。为确保设计满足时序要求,需要对读取域以及写入域使能ACLR synchronizer。
要对读取域以及写入域使能ACLR synchronizer,在FIFO Intel® FPGA IP core的DCFIFO 2 选项卡上,开启Asynchronous clear,Add circuit to synchronize ‘aclr’ input with ‘wrclk’和Add circuit to synchronize ‘aclr’ input with ‘rdclk’。
注: 为了进行正确的时序分析, 当使用aclr信号时,Intel建议使能Timing Analyzer工具中的Removal and Recovery Analysis 选项。默认情况下,在Timing Analyzer工具中分析功能是开启的。
当Add circuit to synchronize ‘aclr’ input with ‘wrclk’和Add circuit to synchronize ‘aclr’ input with ‘rdclk’选项使能时,您可以在复位路径上应用以下伪路径约束(false path assignment):
- set_false_path -to *dcfifo:dcfifo_component|dcfifo_*:auto_generated|dffpipe_*:wraclr|dffe*a[0]
- set_false_path -to *dcfifo:dcfifo_component|dcfifo_*:auto_generated|dffpipe_*:rdaclr|dffe*a[0]