Intel® Stratix® 10嵌入式存储器用户指南

ID 683423
日期 11/19/2019
Public
文档目录

4.3.10.2.1. SDC命令

表 44.   Intel® Quartus® Prime Fitter和Timing Analyzer中SDC命令的使用这些SDC描述是DCFIFO用例的概述。对于SDC的详细信息,请参考 Intel® Quartus® Prime Pro Edition Handbook中的 Intel® Quartus® Prime Timing Analyzer章节。
SDC命令 Fitter Timing Analyzer 建议的设置
set_max_skew 40 限制在multi-bit CDC路径中触发器(flop)的布局布线,以满足比特之间的指定偏斜要求。

分析是否完全满足指定的偏斜要求。时钟以及数据路径都被考虑在内。

设置为少于1个启动时钟。

set_net_delay

类似于set_max_skew,但没有考虑时钟偏斜。

要确保交叉延迟是有限的。

分析是否完全满足指定的网络延迟要求。时钟以及数据路径都被考虑在内。

当前设置为小于1个锁存时钟。 41

set_min_delay/set_max_delay

通过模仿set_false_path命令(但不覆盖其他SDC)来放宽布局布线(fitter)工作。 42

放宽时序分析使setup/hold检查不会失败。 43

当前设置为100ns/-100ns(max/min)。 44

40 在没有Timing Analyzer 2的旧版Quartus中会产生显著的编译时间影响。
41 对于高级用户,您可以根据设计对值进行微调。例如,如果设计能够承受更长的交叉延迟 (full和empty状态将被延迟),那么此值可以放宽。
42 没有set_false_path(优先级最高,可能会导致很长的插入延迟),Fitter将尝试满足默认的 setup/hold(极度受限)。
43 没有set_false_path,将对应默认的setup/hold进行CDC路径分析(极度受限)。
44 观察CDC路径时,与set_false_path相比,预计有大约100ns延迟。