Intel® Stratix® 10嵌入式存储器用户指南

ID 683423
日期 11/19/2019
Public
文档目录

2.6.1. 转发逻辑(Forwarding Logic)

在流水线中,可以使用转发逻辑来执行数据转发以减少指令周期。

通过使用Coherent读功能和转发逻辑,您可以连贯读出数据,在数据内容之上执行操作(算术或逻辑或两者),并在单个时钟周期内将数据写回同一存储器位置。

图 11. 包含简化的Coherent读存储器电路的转发逻辑实例
图 12. M20K模块的输出未寄存时的流水线波形 此图显示了读使能信号(rden)为高电平时的流水线波形。
图 13. M20K模块的输出寄存时的流水线波形此图显示了写使能信号(wren)为高电平时的流水线波形。

通过使能Coherent读功能和实现转发逻辑,M20K模块的输出可以是寄存的也可以是未寄存的。如要在M20K模块的硬件边界内匹配Coherent电路的延迟,您需要手动将额外的流水线寄存器添加到wrenwraddress路径上,如下表所示:

表 9.  流水线寄存器要求
输出寄存器 wrenwraddress上的额外流水线寄存器
未寄存(Unregistered) 0
已寄存(Registered) 1