1.9.1. PMA功能
PMA通道由发送器(TX)、接收器(RX)和高速时钟资源组成。
Intel® Stratix® 10 MX TX功能包括能够在高达56 Gbps PAM4 / 30 Gbps NRZ数据速率上实现杰出的信号完整性。时钟选项包括具有可选的小数分频综合能力的超低抖动LC tank-based (ATX) PLL、通道PLL用作时钟乘法器单元(CMU)和小数分频综合PLL (fPLL)。
- ATX PLL — 可在整数模式下配置，或者可选择在新小数分频综合模式下配置。每个ATX PLL覆盖所支持数据速率的整个频率范围，提供了一个最低抖动的稳定灵活的时钟源。
- CMU PLL — 当没用作收发器时，select PMA channels可配置成channel PLLs operating as CMUs，以提供收发器bank中的一个额外的主时钟源。
- fPLL — 此外，专用fPLL具有使用精确频率综合的能力。fPLL可用于综合来自单个参考时钟源的多个时钟频率，对于多协议和多速率应用，取代了多个参考振荡器。
在接收器侧，每个PMA都有一个独立的通道PLL，能够对时钟数据恢复进行模拟跟踪。每个PMA也有高级均衡电路，用于对宽频谱传输损耗进行补偿。
- 可变增益放大器(VGA) — 优化接收器的动态范围
- 连续时间线性均衡器(CTLE) — 以最低功耗对通道损耗进行补偿
- 判定反馈均衡器(DFE) — 对背板提供额外的均衡性能，即便在串扰和反射存在的情况下
- 片上仪器(ODI) — 提供片上眼监控功能(Eye Viewer)。这种能力有助于在电路板启动过程中优化链路均衡参数，并支持系统链路诊断和均衡裕量测试。
图 13. Intel® Stratix® 10 MX接收器模块功能
通过使用新的高级数字自适应参数调整(ADAPT)电路，所有链路均衡参数都具有自动适应功能。该电路用于动态地设置DFE抽头加权，调整CTLE参数，并优化VGA增益和阈值电压。最后，通过使用新的硬式精密信号完整性校验引擎(PreSICE)来自动校准上电时所有的收发器电路模块，可以确保最佳和一致的信号完整性。这给予了最多的链路裕量，并确保了成熟，可靠和无差错的操作。
| 功能 |
性能 |
|---|---|
| 芯片到芯片数据速率 |
1 Gbps 7到56 Gbps PAM4 / 30 Gbps NRZ |
| 背板支持 |
以高达56 Gbps PAM4 / 30 Gbps NRZ的数据速率驱动背板，包括10GBASE-KR合规 |
| 光模块支持 |
SFP+/SFP, XFP, CXP, QSFP/QSFP28, QSFPDD, CFP/CFP2/CFP4 |
| 电缆驱动支持 |
SFP+ Direct Attach, PCI Express over cable, eSATA |
| 发送预加重 |
5抽头发送预加重和去加重以补偿系统通道的损耗 |
| 连续时间线性均衡器(CTLE) |
双模式、高增益和高数据速率、线性接收均衡以补偿系统通道的损耗 |
| 判定反馈均衡器(DFE) |
15个固定抽头DFE，在出现串扰和噪声环境中均衡背板通道的损耗 |
| 高级数字自适应参数调整(ADAPT) |
全数字适应引擎，自动调整所有链路均衡参数 — 包括CTLE、DFE和VGA模块 — 在没有用户逻辑干涉的情况下提供最优的链路裕量 |
| 精度信号完整性校准引擎(PreSICE) |
硬化校准控制器以在上电时快速校准所有收发器控制参数，这提供了最佳的信号完整性和抖动性能 |
| ATX发送PLL |
具有连续调谐范围的低抖动ATX(电感-电容)发送PLL涵盖广泛的标准和专用协议，并具有可选的小数频率综合能力 |
| 小数分频PLL |
片上小数频率综合器取代了板级晶体振荡器，并降低了系统成本 |
| 数字辅助模拟CDR |
快速锁定时间的最佳抖动容限 |
| 片上仪器(On-Die Instrumentation) — Eye Viewer和抖动裕量工具 |
简化电路板启动，调试和非侵入式、高分辨率眼监视(Eye Viewer)的诊断。同时从发送器注入抖动以测试系统中的链路裕量 |
| 动态重配置 |
支持每个收发器通道Avalon存储器映射接口的独立控制，从而实现收发器的最大灵活性 |
| 多个PCS-PMA和PCS-Core到FPGA架构接口宽度 |
8-, 10-, 16-, 20-, 32-, 40-或64-bit接口宽度， 提供解串宽度、编码和减少延迟的灵活性 |
7 Stratix 10收发器能在过采样(over sampling)时支持低于1 Gbps的数据速率。