Intel® Stratix® 10 MX (DRAM系统级封装)器件概述

下载 PDF
ID 683149
日期 2/27/2018
Public
文档目录
文档目录 x
1. Stratix 10 MX (DRAM系统级封装)器件概述
1. Stratix 10 MX (DRAM系统级封装)器件概述 x
1.1. Stratix 10 MX器件 1.2. Stratix 10 MX器件的创新 1.3. Stratix 10 MX功能总结 1.4. Stratix 10 MX结构图 1.5. Stratix 10 MX系列计划 1.6. 异构3D堆栈式HBM2 DRAM存储器 1.7. HyperFlex内核体系结构 1.8. 异构3D SiP收发器Tile 1.9. Stratix 10 MX收发器 1.10. PCI Express Gen1/Gen2/Gen3硬核IP 1.11. 100G以太网MAC、Reed-Solomon FEC硬核IP和KP-FEC硬核IP 1.12. 10G以太网硬核IP 1.13. Interlaken PCS硬核IP 1.14. 外部存储器和通用I/O 1.15. 自适应逻辑模块(ALM) 1.16. 内核时钟 1.17. 小数分频综合PLL和I/O PLL 1.18. 内部嵌入式存储器 1.19. 精度可调DSP模块 1.20. 硬核处理器系统(HPS) 1.21. 电源管理 1.22. 器件配置和安全器件管理器(SDM) 1.23. 器件安全 1.24. 使用PCI Express的通过协议配置 1.25. 部分和动态重配置 1.26. 快进编译(Fast Forward Compile) 1.27. 单粒子翻转(SEU)检错和纠错 1.28. 文件修订历史
1.5. Stratix 10 MX系列计划 x
1.5.1. 可用选项
1.9. Stratix 10 MX收发器 x
1.9.1. PMA功能 1.9.2. PCS功能
1.20. 硬核处理器系统(HPS) x
1.20.1. Stratix 10 MX HPS的主要功能：
1. Stratix 10 MX (DRAM系统级封装)器件概述

1.14. 外部存储器和通用I/O

除了靠近存储器的封装级HBM2 DRAM交付的带宽， Intel® Stratix® 10 MX器件提供了大量的外部存储器带宽，支持DDR4存储器接口运行在高达2666 Mbps的数据速率上。

这个带宽同简化设计、降低功耗和硬化高性能存储控制器的资源效率一并提供。当使用硬核或软核存储控制器时，外部存储器接口可配置成144位的最大宽度。

图 14. 硬核存储控制器

每个I/O bank包含48个通用I/O和一个能够支持多种不同存储器类型(每种类型有不同的性能表现)的高效率硬核存储控制器。硬核存储控制器也能够被旁路，并且能够被用户逻辑中实现的软核控制器替代。每个I/O都有一个硬化的双倍数据速率(DDR)读/写路径(PHY)，能够执行关键的存储器接口功能，例如：

  • 读/写整平(read/write leveling)
  • FIFO缓冲，缩短延迟并提高裕量
  • 时序校准
  • 片上匹配

基于Intel的Nios® II技术的硬核微控制器(旨在控制多个存储器接口的校准)对时序校准起了辅助作用。该校准使 Intel® Stratix® 10 MX器件能够对器件自身中或者外部存储器件中的工艺、电压或温度的变化进行补偿。高级校准算法确保了在所有操作条件下的最大带宽和可靠的时序裕量。

表 9.  外部存储器接口性能所列速度为单排(1-rank)的情况。

接口

控制器类型

性能

DDR4

硬核

2666 Mbps

DDR3

硬核

2133 Mbps

QDRII+

软核

1,100 Mtps

QDRII+ Xtreme

软核

 1,266 Mtps

QDRIV

软核

 2,133 Mtps

RLDRAM III

软核

2400 Mbps

RLDRAM II

软核

533 Mbps

除了并行存储器接口， Intel® Stratix® 10 MX器件也支持如混合存储立方体(HMC)的串行存储器技术。HMC被高速串行收发器支持，最多可连接4个HMC链路，每个链路运行在15 Gbps(HMC短距规范)或30 Gbps (HMC超短距规范)的数据速率上。

Intel® Stratix® 10 MX器件也采用通用的I/O，能够支持多种单端和差分I/O接口。支持高达1.6 Gbps的LVDS速率，每对管脚即有差分驱动器也有差分输入缓冲器。这使能了每对LVDS的可配置方向。

二级标题