Intel® Stratix® 10 MX (DRAM系统级封装)器件概述

下载 PDF
ID 683149
日期 2/27/2018
Public
文档目录
文档目录 x
1. Stratix 10 MX (DRAM系统级封装)器件概述
1. Stratix 10 MX (DRAM系统级封装)器件概述 x
1.1. Stratix 10 MX器件 1.2. Stratix 10 MX器件的创新 1.3. Stratix 10 MX功能总结 1.4. Stratix 10 MX结构图 1.5. Stratix 10 MX系列计划 1.6. 异构3D堆栈式HBM2 DRAM存储器 1.7. HyperFlex内核体系结构 1.8. 异构3D SiP收发器Tile 1.9. Stratix 10 MX收发器 1.10. PCI Express Gen1/Gen2/Gen3硬核IP 1.11. 100G以太网MAC、Reed-Solomon FEC硬核IP和KP-FEC硬核IP 1.12. 10G以太网硬核IP 1.13. Interlaken PCS硬核IP 1.14. 外部存储器和通用I/O 1.15. 自适应逻辑模块(ALM) 1.16. 内核时钟 1.17. 小数分频综合PLL和I/O PLL 1.18. 内部嵌入式存储器 1.19. 精度可调DSP模块 1.20. 硬核处理器系统(HPS) 1.21. 电源管理 1.22. 器件配置和安全器件管理器(SDM) 1.23. 器件安全 1.24. 使用PCI Express的通过协议配置 1.25. 部分和动态重配置 1.26. 快进编译(Fast Forward Compile) 1.27. 单粒子翻转(SEU)检错和纠错 1.28. 文件修订历史
1.5. Stratix 10 MX系列计划 x
1.5.1. 可用选项
1.9. Stratix 10 MX收发器 x
1.9.1. PMA功能 1.9.2. PCS功能
1.20. 硬核处理器系统(HPS) x
1.20.1. Stratix 10 MX HPS的主要功能：
1. Stratix 10 MX (DRAM系统级封装)器件概述

1.6. 异构3D堆栈式HBM2 DRAM存储器

Intel® Stratix® 10 MX器件集成3D堆栈式高带宽DRAM存储器(HBM2)和高性能单片14-nm FPGA架构芯片，以及多个高速收发器tile，全部在一个倒装(flip-chip) FBGA封装中

这促成了“靠近存储器”的实现，其高密度堆栈式DRAM非常靠近地集成在同一封装的FPGA中。在这个配置中，在封装存储器也能够提供高达512 Gbyte的总聚合带宽，这表示与电路板的单独器件上实现的传统“远距离存储器”相比，带宽增加超过10倍。靠近存储器配置通过减少FPGA和存储器之间的走线，从而降低了系统功耗，最终也节省了电板板面积。

图 8. 异构3D堆栈式HBM2 DRAM体系结构

Intel® Stratix® 10 MX器件在封装中集成一个或两个3D堆栈式HBM2 DRAM存储器。这些DRAM堆栈含有：

  • 4 GB或8 GB的总密度
  • 每秒256 GB的总聚合带宽
  • 8个独立通道、每个128位宽，或者16个独立pseudo通道、每个64位宽(在pseudo通道模式下)
  • 内核架构和HBM2 DRAM之间信号的数据传输速率高达2 Gbps
  • 全速率传输至内核架构

Intel® Stratix® 10 MX器件使用嵌入式硬核控制器来访问HBM2 DRAM。

二级标题