仅对英特尔可见 — GUID: joc1442339384016
Ixiasoft
1.1. Stratix 10 MX器件
1.2. Stratix 10 MX器件的创新
1.3. Stratix 10 MX功能总结
1.4. Stratix 10 MX结构图
1.5. Stratix 10 MX系列计划
1.6. 异构3D堆栈式HBM2 DRAM存储器
1.7. HyperFlex内核体系结构
1.8. 异构3D SiP收发器Tile
1.9. Stratix 10 MX收发器
1.10. PCI Express Gen1/Gen2/Gen3硬核IP
1.11. 100G以太网MAC、Reed-Solomon FEC硬核IP和KP-FEC硬核IP
1.12. 10G以太网硬核IP
1.13. Interlaken PCS硬核IP
1.14. 外部存储器和通用I/O
1.15. 自适应逻辑模块(ALM)
1.16. 内核时钟
1.17. 小数分频综合PLL和I/O PLL
1.18. 内部嵌入式存储器
1.19. 精度可调DSP模块
1.20. 硬核处理器系统(HPS)
1.21. 电源管理
1.22. 器件配置和安全器件管理器(SDM)
1.23. 器件安全
1.24. 使用PCI Express的通过协议配置
1.25. 部分和动态重配置
1.26. 快进编译(Fast Forward Compile)
1.27. 单粒子翻转(SEU)检错和纠错
1.28. 文件修订历史
仅对英特尔可见 — GUID: joc1442339384016
Ixiasoft
1.20. 硬核处理器系统(HPS)
Intel® Stratix® 10 MX器件的硬核处理器系统(HPS) Altera业界领先的第三代HPS。通过采用Intel的14-nm三栅极技术性能,HPS采用集成四核64-bit ARM Cortex-A53,提供了高于上一代器件两倍的性能。HPS通过增添一个系统存储器管理单元也实现了全系统硬件虚拟化功能。 这些在体系结构上的改进确保了 Intel® Stratix® 10 MX器件将满足当前和未来嵌入式市场的要求,包括:无线和有线通信,数据中心加速以及众多军事应用。
图 19. HPS结构图