Intel® Stratix® 10 MX (DRAM系统级封装)器件概述

下载 PDF
ID 683149
日期 2/27/2018
Public
文档目录
文档目录 x
1. Stratix 10 MX (DRAM系统级封装)器件概述
1. Stratix 10 MX (DRAM系统级封装)器件概述 x
1.1. Stratix 10 MX器件 1.2. Stratix 10 MX器件的创新 1.3. Stratix 10 MX功能总结 1.4. Stratix 10 MX结构图 1.5. Stratix 10 MX系列计划 1.6. 异构3D堆栈式HBM2 DRAM存储器 1.7. HyperFlex内核体系结构 1.8. 异构3D SiP收发器Tile 1.9. Stratix 10 MX收发器 1.10. PCI Express Gen1/Gen2/Gen3硬核IP 1.11. 100G以太网MAC、Reed-Solomon FEC硬核IP和KP-FEC硬核IP 1.12. 10G以太网硬核IP 1.13. Interlaken PCS硬核IP 1.14. 外部存储器和通用I/O 1.15. 自适应逻辑模块(ALM) 1.16. 内核时钟 1.17. 小数分频综合PLL和I/O PLL 1.18. 内部嵌入式存储器 1.19. 精度可调DSP模块 1.20. 硬核处理器系统(HPS) 1.21. 电源管理 1.22. 器件配置和安全器件管理器(SDM) 1.23. 器件安全 1.24. 使用PCI Express的通过协议配置 1.25. 部分和动态重配置 1.26. 快进编译(Fast Forward Compile) 1.27. 单粒子翻转(SEU)检错和纠错 1.28. 文件修订历史
1.5. Stratix 10 MX系列计划 x
1.5.1. 可用选项
1.9. Stratix 10 MX收发器 x
1.9.1. PMA功能 1.9.2. PCS功能
1.20. 硬核处理器系统(HPS) x
1.20.1. Stratix 10 MX HPS的主要功能：
1. Stratix 10 MX (DRAM系统级封装)器件概述

1.9. Stratix 10 MX收发器

Intel® Stratix® 10 MX器件提供多达96个全双工收发器通道。这些通道对芯片到芯片、芯片到模块以及背板应用提供从125 Mbps到56 Gbps PAM-4 / 30 Gbps NRZ的连续数据速率。对于长距离的背板驱动应用，高级自适应均衡电路用于对超过30 dB的系统损耗进行均衡。

所有收发器通道采用专用的物理介质附件子层(PMA)和硬式物理编码子层(PCS)。

  • PMA对物理通道提供主要接口功能。
  • 在传输数据到FPGA内核架构之间，PCS通常会处理编码/解码、字对齐和其它预处理功能。

在每个收发器tile中，收发器被安排在6个PMAPCS组中的4个bank中。 每个bank和tile中通过高度可配置的时钟分配网络，都可能配置各种绑定和非绑定的数据速率。

二级标题