Intel® Stratix® 10 MX (DRAM系统级封装)器件概述

下载 PDF
ID 683149
日期 2/27/2018
Public
文档目录
文档目录 x
1. Stratix 10 MX (DRAM系统级封装)器件概述
1. Stratix 10 MX (DRAM系统级封装)器件概述 x
1.1. Stratix 10 MX器件 1.2. Stratix 10 MX器件的创新 1.3. Stratix 10 MX功能总结 1.4. Stratix 10 MX结构图 1.5. Stratix 10 MX系列计划 1.6. 异构3D堆栈式HBM2 DRAM存储器 1.7. HyperFlex内核体系结构 1.8. 异构3D SiP收发器Tile 1.9. Stratix 10 MX收发器 1.10. PCI Express Gen1/Gen2/Gen3硬核IP 1.11. 100G以太网MAC、Reed-Solomon FEC硬核IP和KP-FEC硬核IP 1.12. 10G以太网硬核IP 1.13. Interlaken PCS硬核IP 1.14. 外部存储器和通用I/O 1.15. 自适应逻辑模块(ALM) 1.16. 内核时钟 1.17. 小数分频综合PLL和I/O PLL 1.18. 内部嵌入式存储器 1.19. 精度可调DSP模块 1.20. 硬核处理器系统(HPS) 1.21. 电源管理 1.22. 器件配置和安全器件管理器(SDM) 1.23. 器件安全 1.24. 使用PCI Express的通过协议配置 1.25. 部分和动态重配置 1.26. 快进编译(Fast Forward Compile) 1.27. 单粒子翻转(SEU)检错和纠错 1.28. 文件修订历史
1.5. Stratix 10 MX系列计划 x
1.5.1. 可用选项
1.9. Stratix 10 MX收发器 x
1.9.1. PMA功能 1.9.2. PCS功能
1.20. 硬核处理器系统(HPS) x
1.20.1. Stratix 10 MX HPS的主要功能：
1. Stratix 10 MX (DRAM系统级封装)器件概述

1.22. 器件配置和安全器件管理器(SDM)

所有的 Intel® Stratix® 10 MX器件都包含安全器件管理器(SDM)，它是一种专用的三重冗余处理器，用作所有JTAG和配置命令进入器件的入口点。SDM也引导SoC器件中的HPS，确保HPS能够使用FPGA器件具有的相同安全特性进行引导。

图 20. SDM结构图

配置期间， Intel® Stratix® 10 MX器件被分成逻辑扇区，每个逻辑扇区由本地扇区管理器(LSM)进行管理。SDM将配置数据传递到片上配置网络中的每个LSM。这使扇区能够被独立地配置，一次一个，而不是一次多个。这种方法实现了简化的扇区配置和重配置，以及因固有并行性而缩短了总配置时间。基于相同扇区的方法被用于响应单粒子翻转和安全攻击。

虽然扇区对器件配置和器件重配置提供了一个逻辑分离，但它们也覆盖了FPGA逻辑和布线的正常行和列。这意味着对 Intel® Quartus® Prime软件布局布线没有影响，对扇区边界范围上的逻辑信号的时序也没有影响。

SDM使能了可靠，安全和充分认证的器件配置，它也支持配置方案的定制，以增强器件的安全性。对于配置和重配置，这种方法具备多种优点：

  • 专用安全配置管理器
  • 缩短的器件配置时间，因为可同时配置多个扇区
  • 可更新的配置进程
  • 独立于所有其它扇区的一个或多个扇区的重配置
  • 单独扇区或整个器件的归零

SDM还提供了诸如寄存器回读和回写的额外功能，以支持ASIC原型设计和其它应用。

二级标题