Avalon® 存储器映射(Avalon-MM) Intel® Stratix® 10 Hard IP+用于 PCI Express* 解决方案用户手册

ID 683527
日期 9/30/2019
Public
文档目录

3.2.3.7. 测试管道(Test Conduit)

由于Avalon-MM Intel® Stratix® 10 Hard IP+用于PCIe*来自于PCIe Hard IP,因而不会导出该管道中的信号。

未使用的输入必须保持低电平。

表 32.  Test Conduit信号

信号名称

方向

说明

test_in_i[66:0]

Input

出于调试目的。这些信号控制test_out_o总线上内部信号带出的内容。

aux_test_out_o[6:0]

Output

出于调试目的。

test_out_o[255:0]

Output

出于调试目的。

sim_pipe_mask_tx_pll_lock_i

Input

该信号仅用于BFM PIPE仿真。