Avalon® 存储器映射(Avalon-MM) Intel® Stratix® 10 Hard IP+用于 PCI Express* 解决方案用户手册

ID 683527
日期 9/30/2019
Public
文档目录

7.1. 设计实例概述

本可用设计实例适用于Endpoint,具有单个功能且无SR-IOV支持。

本DMA设计实例包含DMA Controller和用于运行Data Mover的片上存储器,以及运行Bursting Slave的Traffic Generator和Checker。

该设计实例还将Bursting Master连接到片上存储器,以在主机或PCIe系统的其他组件能够启动此类传输的情况下(例如,具有DMA引擎的Root Complex)允许高吞吐量传输。

在Traffic Generator和Bursting Slave之间插入地址转移模块,以实例显示如何执行 Avalon® 和PCIe地址空间之间地址转译。

The on-chip memory that the Data Mover和Bursting Master连接的片上存储器是一个双端口存储器,从而允许全双工数据活动。

Bursting Master连接BAR Interpreter模块,将地址和BAR编号进行组合,并允许Bursting Master控制DMA Controller,Traffic Generator和Address Mapper。BAR Interpreter还将Bursting Master连接到双端口存储器。

图 25. DMA实例设计

该实例是基于所选Avalon-MM Intel® Stratix® 10 Hard IP+用于PCIe*类型动态生成。然而,可能需要覆盖用户的某些参数选择以确保正确运行。出现该需要时会通过警告提示。

例化DMA Controller,用于实现至少一个Data Mover和Bursting Master的类型。例化Traffic Generator和Checker模块,用于实现至少Bursting Slave和Bursting Master的类型。

对于未实现Bursting Master的类型则无法生成设计实例,由于所有设计实例风格都需要Bursting Master。如无Bursting Master, 就会出现警告说明需要添加具有正确BAR设置的Bursting Master以生成设计实例。

当前支持3个类型:
  • PIO:此为仅Bursting Master使能的类型。设计实例仿真运行Bursting Master,以对片上存储器执行简单的1个双字(dword) Read和Write。此类型中也包含BAR Interpreter和片上存储器。
  • DMA:此为Bursting Master,以及Read Data Mover 和Write Data Mover都使能的类型。软件通过Bursting Master将指令发送到Read或Write Data Mover,以启动对系统存储器的DMA Read或Write。其中还包括BAR Interpreter,片上存储器和DMA Controller 。
  • BAS:此为Bursting Master和Bursting Slave使能的类型。
    • 软件通过Bursting Master将指令写到Traffic Generator,以生成数据块,然后将其传送到Bursting Slave。接收到数据后,Bursting Slave执行Memory Write(存储器写)以将数据传送到PCIe系统存储器。
    • 随后软件通过Bursting Master将另一指令写入Traffic Checker,并发布Read到Bursting Slave。然后由Bursting Slave形成Memory Read请求以从PCIe系统存储器取回数据。
    此类型中包含BAR Interpreter,片上存储器,Traffic Generator和Address Mapper。
注: 自17.1发布起, Intel® Quartus® Prime Pro Edition软件根据您在参数编辑器中指定的参数动态生成设计实例。因此, Intel® Quartus® Prime Pro Edition安装目录不再提供 Intel® Stratix® 10器件的静态设计实例。静态设计实例可用于较早的器件系列,包括 Intel® Arria® 10 Intel® Cyclone® 10器件。

下图显示Platform Designer的DMA设计实例系统级视图。

图 26.  Platform Designer中的Stratix 10 Avalon-MM Intel® Stratix® 10 Hard IP+用于PCIe* DMA设计实例