仅对英特尔可见 — GUID: yml1523340201856
Ixiasoft
2.8. 确保设计实例符合时序要求
如果已生成的设计实例未能满足以250MHz运行所需的时序要求,请通过运行以下步骤将流水线寄存器添加到寄存器:
- 在Platform Designer中打开系统。
- 菜单栏上,选择System,然后Show System with Platform Designer Interconnect。从而打开另一窗口。
- 在新窗口中,选择Memory-Mapped Interconnect选项卡。左下方角落的选项可选择Show Pipelinable Locations。选中此框格。并显示可添加流水线寄存器的位置。
- 查看时序报告,了解在何处添加流水线寄存器以实现路径的时序收敛。
- 右键单击要添加管道寄存器的位置,然后选中Pipelined复选框。流水线寄存器出现在该位置。在需要添加流水线寄存器的地方重复该步骤。
- 保存并重新生成系统。
- 主窗口中,单击Interconnect Requirements选项卡。可在此查看流水线阶段。