仅对英特尔可见 — GUID: aof1520633281406
Ixiasoft
2.3. 生成设计实例
图 6. 规程
- 在 Intel® Quartus® Prime Pro Edition软件中,创建一个新的工程(File > New Project Wizard)。
- 指定Directory, Name和Top-Level Entity。
- 对于Project Type,接受其默认值Empty project。点击Next。
- 对于Add Files,点击Next。
- 关于Family下的Family, Device & Board Settings,选择 Intel® Stratix® 10 (GX/SX/MX/TX)和设计的Target Device。需注意的是如果步骤10e中选择None,则仅使用已选器件。
- 点击Finish。
- 在IP Catalog中,找到并添加 Avalon® -MM Intel® Stratix® 10 Hard IP for PCI Express* 。
- New IP Variant对话框中,指定IP的名称。点击Create。
- 在IP Settings选项卡,为您的IP指定参数。
- 在Example Designs选项卡上,进行如下选择:
- 对于Available Example Designs,选择DMA。
- 对于Example Design Files,启用Simulation和Synthesis选项。如果不需要仿真或综合文件,则保持关闭相应选项,可显著缩短设计实例生成时间。
- 对于Select simulation Root Complex BFM,选择正确的BFM:
- Intel FPGA BFM:此总线功能模型(BFM)通过下行训练(downtraining)至x8来支持x16配置。
- Third-party BFM:如果想要仿真全部16个lane,可使用第三方BFM。请参阅AN-811: Using the Avery BFM for PCI Express Gen3x16 Simulation on Intel Stratix 10 Devices获得关于使用Avery BFM进行仿真的更多信息。
- 对于Generated HDL Format,当前发布中仅Verilog可用。
- 为Target Development Kit选择适当选项。
注: 如果选择None,则生成的设计实例使用指定器件。否则,设计实例使用所选开发板上的器件。如果打算在硬件中测试设计,请在.qsf文件中进行正确的管脚分配。
- 选择Generate Example Design以创建一个可仿真并能下载到硬件的设计实例。如果选择了某种 Intel® Stratix® 10开发板,但该板上的器件与早前在 Intel® Quartus® Prime Pro Edition工程中的选择不同,则该板上的器件会取代早前选择的器件。当提示要求指定设计实例的目录时,可选择默认目录, <example_design>/avmm_bridge_512_0_example_design
生成 Intel® Stratix® 10设计实例时,名为recommended_pinassignments_s10.txt的文件被创建到目录avmm_bridge_512_0_example_design中。1
- 单击Finish关闭无完整配置的哑.ip文件。
- 收到提示Recent changes have not been generated. Generate now?后,点击No,因为无需为哑.ip文件相关联的设计生成任何文件。
- 将目录改为设计实例目录。在 Intel® Quartus® Prime Pro Edition中打开pcie_example_design.qpf。
- 开始编译。该处理过程生成完整设计实例的.sof文件,可将其下载到板上以执行硬件验证。
- 关闭您的工程。
1 该文件包含关于设计实例中所有管脚的管脚约束建议。如果在下拉菜单中为Target Development Kit选择一个开发套件选项,则recommended_pinassignments_s10.txt文件中的管脚约束要与同一目录中.qsf文件的管脚约束相匹配。如果在下拉菜单中选择NONE,则.qsf文件中不包含任何管脚约束。该情况下,可将recommended_pinassignments_s10.txt文件中的管脚约束复制到.qsf文件中。可一直更改.qsf文件中的管脚约束以满足设计或电路板要求。