仅对英特尔可见 — GUID: yww1520633367535
Ixiasoft
D.11.2. ebfm_log_stop_sim Verilog HDL函数
ebfm_log_stop_sim处理过程停止仿真。
位置 |
altrpcietb_g3bfm_log.v |
|
---|---|---|
Syntax(句法) |
Verilog HDL: return:=ebfm_log_stop_sim(success); |
|
Argument(自变量) |
success | 设置为1时,该处理过程停止仿真并通过消息表明成功完成。此消息以SUCCESS为前缀。 否则,该处理停止仿真并通过消息表明未成功完成。该消息以FAILURE为前缀。 |
Return(返回) |
Always 0 |
该值仅应用于Verilog HDL函数。 |