仅对英特尔可见 — GUID: wam1533336607596
Ixiasoft
4.1. IP Catalog和Parameter Editor
4.2. Intel® FPGA IP核安装和许可
4.3. IP常规设置
4.4. 向IP Catalog添加自己的IP
4.5. Intel® FPGA IP的最佳实践
4.6. 生成IP Core ( Intel® Quartus® Prime Pro Edition)
4.7. 修改IP实例
4.8. 升级IP核
4.9. 仿真 Intel® FPGA IP核
4.10. 使用其他EDA工具综合IP核
4.11. 以HDL例化IP核
4.12. 支持IEEE 1735加密标准
4.13. Intel FPGA IP核介绍修订历史
仅对英特尔可见 — GUID: wam1533336607596
Ixiasoft
2.7.5. 重复使用设计分区
可重复使用从另一 Intel® Quartus® Prime工程导出的设计分区的编译结果。 重复使用设计分区支持您与其他设计人员共享已综合或最终的设计块。请参阅Intel Quartus Prime Pro版用户指南:基于块的设计了解有关重复使用设计分区的更多信息。
要在另一工程中复用导出的设计分区,可通过Design Partition Window将导出的分区.qdb约束到目标工程中已正确配置的设计分区:
- 导出具有正确快照的设计分区,如导出设计分区中所述。
- 打开需重复使用的导出分区所在的目标 Intel® Quartus® Prime工程。
- 点击Processing > Start > Start Analysis & Elaboration。
- 点击Assignments > Design Partitions Window,并创建一个合适尺寸的设计分区以包含导出.qdb的逻辑和编译结果。
- 对新分区点选Partition Database File,并选择已导出的.qdb文件。
图 26. Design Partitions Window中的分区数据库文件设置
- 在Design Partitions Window中指定设计分区的其他属性。Compiler使用分区的约束.qdb作为源。