仅对英特尔可见 — GUID: mwh1409958244502
Ixiasoft
4.1. IP Catalog和Parameter Editor
4.2. Intel® FPGA IP核安装和许可
4.3. IP常规设置
4.4. 向IP Catalog添加自己的IP
4.5. Intel® FPGA IP的最佳实践
4.6. 生成IP Core ( Intel® Quartus® Prime Pro Edition)
4.7. 修改IP实例
4.8. 升级IP核
4.9. 仿真 Intel® FPGA IP核
4.10. 使用其他EDA工具综合IP核
4.11. 以HDL例化IP核
4.12. 支持IEEE 1735加密标准
4.13. Intel FPGA IP核介绍修订历史
仅对英特尔可见 — GUID: mwh1409958244502
Ixiasoft
2.4. 管理逻辑设计文件
Intel® Quartus® Prime软件帮助创建并管理工程中的逻辑设计文件。 逻辑设计文件包含实现设计的逻辑。向工程中添加逻辑时,Compiler自动将该文件包含于下次编译中。Compiler综合逻辑设计文件以生成用于目标器件的编程文件。
Intel® Quartus® Prime软件包含全功能原理图和文本编辑器,以及加速设计工作的HDL模板。 Intel® Quartus® Prime软件支持VHDL Design Files (.vhd),Verilog HDL Design Files (.v),SystemVerilog (.sv)和原理图Block Design Files (.bdf)。此外,可将逻辑设计文件与Intel和第三方IP核设计文件进行合并,包括将元件合并到Platform Designer系统(.qsys)中 (.qsys)。
New Project Wizard提示标识逻辑设计文件。点击Project > Add/Remove Files in Project添加或删除工程文件。在Project Navigator中查看工程的逻辑设计文件。
图 16. Project Navigator中的设计和IP文件
在Project Navigator中右键点击文件:
- Open(打开)并编辑文件
- Remove File from Project(从工程删除文件)
- 为工程版本Set as Top-Level Entity(设置顶层实体)
- Create a Symbol File for Current File(创建当前文件的符号文件)以在原理图编辑器中显示。
- 编辑Properties