仅对英特尔可见 — GUID: mwh1409958355080
Ixiasoft
4.1. IP Catalog和Parameter Editor
4.2. Intel® FPGA IP核安装和许可
4.3. IP常规设置
4.4. 向IP Catalog添加自己的IP
4.5. Intel® FPGA IP的最佳实践
4.6. 生成IP Core ( Intel® Quartus® Prime Pro Edition)
4.7. 修改IP实例
4.8. 升级IP核
4.9. 仿真 Intel® FPGA IP核
4.10. 使用其他EDA工具综合IP核
4.11. 以HDL例化IP核
4.12. 支持IEEE 1735加密标准
4.13. Intel FPGA IP核介绍修订历史
仅对英特尔可见 — GUID: mwh1409958355080
Ixiasoft
3.1. 设计规划
设计规划是高级FPGA设计中至关重要的步骤。系统设计师必须考虑目标器件的特性,以便规划接口I/O,IP集成,片上调试工具以及其他EDA工具的使用。
设计人员在规划布局时必须考虑器件功耗和编程方法。可按照本章中的设计规划考量,以尽早解决设计周期中的潜在问题。
默认情况下, Intel® Quartus® Prime软件优化设计以获得最佳整体结果,但也可调整设置更好优化设计的一个方面,例如性能,可布线性,面积或功率使用。查看本章中的技术时,请以您自己的设计优先考虑,权衡取舍。例如,具体器件功能,密集度和性能要求会增加系统成本。信号集成和电路板问题会影响I/O管脚位置。电源,时序性能和面积使用率都相互影响。优先优化这些因素时会影响编译时间。
尽早确定设计优先性有助于为设计选择最佳器件,工具,功能和方法。