仅对英特尔可见 — GUID: jbr1442870847344
Ixiasoft
4.1. IP Catalog和Parameter Editor
4.2. Intel® FPGA IP核安装和许可
4.3. IP常规设置
4.4. 向IP Catalog添加自己的IP
4.5. Intel® FPGA IP的最佳实践
4.6. 生成IP Core ( Intel® Quartus® Prime Pro Edition)
4.7. 修改IP实例
4.8. 升级IP核
4.9. 仿真 Intel® FPGA IP核
4.10. 使用其他EDA工具综合IP核
4.11. 以HDL例化IP核
4.12. 支持IEEE 1735加密标准
4.13. Intel FPGA IP核介绍修订历史
仅对英特尔可见 — GUID: jbr1442870847344
Ixiasoft
5.2.4. 替换Logic Lock (Standard)区域
相比早前的Logic Lock区域, Intel® Quartus® Prime Pro Edition软件采用更简便灵活的Logic Lock约束。 您必须将所有Logic Lock (Standard)分配替换成可兼容的Logic Lock分配用于移植。
将Logic Lock (Standard)区域转换成Logic Lock区域:
- 编辑.qsf以删除或对如下所有Logic Lock分配加注:
set_global_assignment -name LL_ENABLED* set_global_assignment -name LL_AUTO_SIZE* set_global_assignment -name LL_STATE FLOATING* set_global_assignment -name LL_RESERVED* set_global_assignment -name LL_CORE_ONLY* set_global_assignment -name LL_SECURITY_ROUTING_INTERFACE* set_global_assignment -name LL_IGNORE_IO_BANK_SECURITY_CONSTRAINT* set_global_assignment -name LL_PR_REGION* set_global_assignment -name LL_ROUTING_REGION_EXPANSION_SIZE* set_global_assignment -name LL_WIDTH* set_global_assignment -name LL_HEIGHT set_global_assignment -name LL_ORIGIN set_instance_assignment -name LL_MEMBER_OF
- 编辑.qsf或点击Tools > Chip Planner定义新的Logic Lock区域。Logic Lock约束句法已简化,例如:
set_instance_assignment -name PLACE_REGION "1 1 20 20" -to fifo1 set_instance_assignment -name RESERVE_PLACE_REGION OFF -to fifo1 set_instance_assignment -name CORE_ONLY_PLACE_REGION OFF -to fifo1
如果综合发现 Intel® Quartus® Prime Pro Edition工程中有其他Quartus软件产品的Logic Lock分配就会编译失败。如下表格对比其他Quartus软件和 Intel® Quartus® Prime Pro Edition软件的产品区域约束支持。
表 18. 每个版本的区域约束 约束类型 Logic Lock (Standard) Region Support 其他Quartus软件产品
Logic Lock Region Support Intel® Quartus® Prime Pro Edition
固定矩形,非矩形或非连续区域 全面支持。 全面支持。 Chip Planner输入 全面支持。 全面支持。 外设单元分配 特定实例中支持。 全面支持。使用“core-only”区域排除外设。 Nested (“层次”)区域 用户实例树以外的层次中支持 用户实例树的相同层次中支持。 保留区域 有限支持嵌套或非矩形保留区域。保留区域通常不能跨I/O列;请改用非连续区域。 全面支持嵌套和非矩形区域。如果该区域为“core-only”,则保留区域可跨I/O列,且不影响外设逻辑。 布线区域 通过“routing expansion”的有限支持。不支持层次区域。 全面支持(包括将来对层次区域的支持)。 浮动或自动调整大小的区域 全面支持。 不支持。 区域名称 有名称的区域。 通过已约束逻辑的实例名称而识别的区域。 同一区域中的多个实例 全面支持。 支持非保留区域。每个实例创建一个区域,然后对分配到相同区域的多个实例指定相同定义。不支持保留区域。 构件排除(Member exclusion) 全面支持。 不支持任意逻辑。使用“core-only”区域排除外设单元。按需使用非矩形区域以包含更多的RAM或DSP列。