仅对英特尔可见 — GUID: mwh1409958371686
Ixiasoft
4.1. IP Catalog和Parameter Editor
4.2. Intel® FPGA IP核安装和许可
4.3. IP常规设置
4.4. 向IP Catalog添加自己的IP
4.5. Intel® FPGA IP的最佳实践
4.6. 生成IP Core ( Intel® Quartus® Prime Pro Edition)
4.7. 修改IP实例
4.8. 升级IP核
4.9. 仿真 Intel® FPGA IP核
4.10. 使用其他EDA工具综合IP核
4.11. 以HDL例化IP核
4.12. 支持IEEE 1735加密标准
4.13. Intel FPGA IP核介绍修订历史
仅对英特尔可见 — GUID: mwh1409958371686
Ixiasoft
3.11.2. 建议的HDL编码样式
HDL编码样式对可编程逻辑设计的结果质量存在重大影响。
如果设计存储器和DSP功能,就必须了解目标器件的体系结构,以便使用合适的专用逻辑块大小和配置。遵循编码指导推断 Intel® FPGA IP并定位专用器件硬件,例如,存储器和DSP块。