仅对英特尔可见 — GUID: mwh1409958271399
Ixiasoft
4.1. IP Catalog和Parameter Editor
4.2. Intel® FPGA IP核安装和许可
4.3. IP常规设置
4.4. 向IP Catalog添加自己的IP
4.5. Intel® FPGA IP的最佳实践
4.6. 生成IP Core ( Intel® Quartus® Prime Pro Edition)
4.7. 修改IP实例
4.8. 升级IP核
4.9. 仿真 Intel® FPGA IP核
4.10. 使用其他EDA工具综合IP核
4.11. 以HDL例化IP核
4.12. 支持IEEE 1735加密标准
4.13. Intel FPGA IP核介绍修订历史
仅对英特尔可见 — GUID: mwh1409958271399
Ixiasoft
4.3. IP常规设置
以下设置控制 Intel® Quartus® Prime软件如何管理工程中的IP核:
设置 | 说明 | 位置 |
---|---|---|
Maximum Platform Designer memory usage size | 如果出现大型系统处理缓慢,或存储器不足错误,可增加存储器使用大小。 | Tools > Options > IP Settings 或 Tasks pane > Settings > IP Settings |
IP generation HDL preference | 该参数编辑器生成您为IP实例指定的HDL。 | |
IP Regeneration Policy | 控制何时重新生成每个IP实例的综合文件。通常,在更改一个IP实例后,您Always regenerate synthesis files for IP cores(始终重新生成IP核的综合文件)。 | |
Generate IP simulation model when generating IP | 每次生成IP都能自动生成仿真模型。 | |
Use available processors for parallel generation of Quartus project IPs | 按照您在 Intel® Quartus® Prime工程设置的Compilation Process Settings窗格中指定的处理器数量,指挥Platform Designer并行生成IP。 | |
其他工程和全局IP搜索位置。 Intel® Quartus® Prime软件在工程目录, Intel® Quartus® Prime安装目录以及IP搜索路径中搜索IP核。 | Tools > Options > IP Catalog Search Locations 或 Tasks pane > Settings > IP Catalog Search Locations |