仅对英特尔可见 — GUID: jbr1442881388255
Ixiasoft
4.1. IP Catalog和Parameter Editor
4.2. Intel® FPGA IP核安装和许可
4.3. IP常规设置
4.4. 向IP Catalog添加自己的IP
4.5. Intel® FPGA IP的最佳实践
4.6. 生成IP Core ( Intel® Quartus® Prime Pro Edition)
4.7. 修改IP实例
4.8. 升级IP核
4.9. 仿真 Intel® FPGA IP核
4.10. 使用其他EDA工具综合IP核
4.11. 以HDL例化IP核
4.12. 支持IEEE 1735加密标准
4.13. Intel FPGA IP核介绍修订历史
仅对英特尔可见 — GUID: jbr1442881388255
Ixiasoft
5.3. 升级IP核和Platform Designer系统
升级工程中的所有IP核和Platform Designer系统以向 Intel® Quartus® Prime Pro Edition软件移植。 Intel® Quartus® Prime Pro Edition软件使用合规编译方法来例化和生成IP核和Platform Designer系统。大部分Intel FPGA IP核和Platform Designer系统会在Upgrade IP Components对话框中自动升级。
其他Quartus软件产品使用IP核和Platform Designer系统中顶层内的专用Verilog配置方案作为综合文件。 Intel® Quartus® Prime Pro Edition不支持该方案。要升级工程中的所有IP核和Platform Designer系统,点击Project > Upgrade IP Components。1
其他Quartus软件产品 | Intel® Quartus® Prime Pro Edition |
---|---|
IP和Platform Designer系统生成使用IP核和Platform Designer系统顶层内的专用Verilog HDL配置方案作为综合文件。该专用Verilog HDL配置方案可防止RTL实体在综合期间出现模棱两可的实例化错误。但这些错误可能在仿真中出现。要解决此问题需要编写Verilog HDL配置从而消除实例化的歧义,并从工程中删除重复的实体,或重命名冲突实体中的一方。 Intel® Quartus® Prime Pro Edition IP策略可解决这些问题。 | IP和Platform Designer系统生成不使用专用Verilog HDL配置。编译库方案的更改方式如下:
|
注: 有关升级IP核的完整信息,请参阅管理 Intel® Quartus® Prime 工程。
1 出于简洁性,本节中将 Intel® Quartus® Prime Standard Edition,Intel Quartus Prime Lite Edition以及Quartus II软件统称为“其他Quartus软件产品”。