仅对英特尔可见 — GUID: mwh1409958316550
Ixiasoft
4.1. IP Catalog和Parameter Editor
4.2. Intel® FPGA IP核安装和许可
4.3. IP常规设置
4.4. 向IP Catalog添加自己的IP
4.5. Intel® FPGA IP的最佳实践
4.6. 生成IP Core ( Intel® Quartus® Prime Pro Edition)
4.7. 修改IP实例
4.8. 升级IP核
4.9. 仿真 Intel® FPGA IP核
4.10. 使用其他EDA工具综合IP核
4.11. 以HDL例化IP核
4.12. 支持IEEE 1735加密标准
4.13. Intel FPGA IP核介绍修订历史
仅对英特尔可见 — GUID: mwh1409958316550
Ixiasoft
2.7.1. 导出版本兼容的编译数据库
为确保导出工程编译数据库格式与 Intel® Quartus® Prime软件后续版本的兼容性:
- Intel® Quartus® Prime软件中,打开要导出的工程。
- 运行以下命令其中之一生成综合或最终编译结果:
- 点击Processing > Start > Start Analysis & Synthesis生成综合后的编译结果。
- 点击Processing > Start Compilation生成最终编译结果。
- 点击Project > Export Design。选择synthesized或final Snapshot。
图 19. 导出设计对话框
- 为保存导出结果的Quartus Database File指定一个名称,并点击OK。
- 要包含已导出设计的设置和约束文件,可将.qsf和.sdc文件复制到导入工程目录。