低延迟40-Gbps以太网 Intel® Stratix® 10 IP核用户指南

下载 PDF
ID 683600
日期 10/05/2020
Public
文档目录
文档目录 x
1. 数据表 2. Intel Stratix 10 LL 40GbE IP核参数 3. 启用 4. 功能说明 5. 复位 6. 接口和信号说明 7. 控制，状态和统计寄存器说明 8. 调试链路 9. Ethernet套件 10. Intel® Stratix® 10低延迟40GbE IP核用户指南存档 11. Intel Stratix 10 LL 40GbE IP核和面向Arria 10器件的低延迟40GbE IP核之间的不同 12. 文档修订历史
1. 数据表 x
1.1. Intel Stratix 10 LL 40GbE IP核支持的功能 1.2. Intel Stratix 10 LL 40GbE核器件系列和速度等级支持 1.3. 资源利用率 1.4. 发布信息
1.2. Intel Stratix 10 LL 40GbE核器件系列和速度等级支持 x
1.2.1. 器件系列支持 1.2.2. Intel Stratix 10 LL 40GbE IP核器件速度等级支持
3. 启用 x
3.1. Intel® FPGA IP核安装和许可 3.2. 指定 Intel Stratix 10 LL 40GbE IP核参数和选项 3.3. 仿真IP核 3.4. 生成的文件结构 3.5. 将您的IP核集成到设计中 3.6. Intel Stratix 10 LL 40GbE IP核测试台 3.7. 编译完整设计和编程FPGA
3.5. 将您的IP核集成到设计中 x
3.5.1. 管脚约束 3.5.2. 添加收发器PLL 3.5.3. 40GBASE-KR4/CR4实例的时钟请求 3.5.4. 添加外部TX MAC PLL 3.5.5. Intel Stratix 10 LL 40GbE核布局设置
3.6. Intel Stratix 10 LL 40GbE IP核测试台 x
3.6.1. 了解测试台行为
4. 功能说明 x
4.1. Intel Stratix 10 LL 40GbE IP核功能说明 4.2. 用户接口到以太网传输
4.1. Intel Stratix 10 LL 40GbE IP核功能说明 x
4.1.1. Intel Stratix 10 LL 40GbE核TX MAC数据路径 4.1.2. Intel Stratix 10 LL 40GbE Core RX MAC数据路径 4.1.3. 链路故障信号接口 4.1.4. Intel® Stratix® 10 低延迟40GBASE-KR4 IP核实例
4.1.1. Intel Stratix 10 LL 40GbE核TX MAC数据路径 x
4.1.1.1. 帧填充 4.1.1.2. 前导码插入 4.1.1.3. Inter-Packet Gap生成和插入 4.1.1.4. 帧校验序列（CRC-32）插入
4.1.2. Intel Stratix 10 LL 40GbE Core RX MAC数据路径 x
4.1.2.1. IP核前导码处理 4.1.2.2. IP核严格SFD检查 4.1.2.3. 长度/类型字段处理 4.1.2.4. RX CRC校验和动态转发
4.1.2.3. 长度/类型字段处理 x
4.1.2.3.1. 长度检查
4.2. 用户接口到以太网传输 x
4.2.1. 传输顺序 4.2.2. TX和RX数据路径上的比特顺序
6. 接口和信号说明 x
6.1. TX MAC接口到用户逻辑 6.2. RX MAC接口到用户逻辑 6.3. 收发器 6.4. 收发器重配置信号 6.5. Avalon® 存储器映射管理接口 6.6. 其他状态和调试信号 6.7. 复位信号 6.8. 时钟 6.9. 流程控制接口
7. 控制，状态和统计寄存器说明 x
7.1. Intel® Stratix® 10 LL 40GBASE-KR4/CR4寄存器 7.2. PHY寄存器 7.3. TX MAC寄存器 7.4. RX MAC寄存器 7.5. 统计寄存器
7.5. 统计寄存器 x
7.5.1. TX统计寄存器 7.5.2. RX统计寄存器
9. Ethernet套件 x
9.1. 功能
1. 数据表
2. Intel Stratix 10 LL 40GbE IP核参数
3. 启用
4. 功能说明
5. 复位
6. 接口和信号说明
7. 控制，状态和统计寄存器说明
8. 调试链路
9. Ethernet套件
10. Intel® Stratix® 10低延迟40GbE IP核用户指南存档
11. Intel Stratix 10 LL 40GbE IP核和面向Arria 10器件的低延迟40GbE IP核之间的不同
12. 文档修订历史

7.3. TX MAC寄存器

表 27.  TX MAC寄存器
地址 名称 说明 复位 访问权限
0x400 TXMAC_REVID

40GbE TX MAC CSRs的TX MAC版本ID

0x0627 2016

 RO
0x401 TXMAC_SCRATCH 可用于测试的Scratch寄存器。 0x0000 0000 RW
0x402 TXMAC_NAME_0

模块实例标识符字符串的首4个字符，“40gMACTxCSR”。

 0X3430 674D

RO
0x403 TXMAC_NAME_1

IP核实例标识符字符串后4个字符，“ACTx” 。

 0x4143 5278

RO
0x404 TXMAC_NAME_2 IP核实例标识符字符串的末尾4个字符，“0CSR”。“0”未打印。 0x0043 5352

RO
0x405 LINK_FAULT

链路故障配置寄存器。以下比特定义为：

  • Force Remote Fault bit[3]：使能链路故障生成时，停止数据传输并强制一次远程故障发送。
  • Disable Remote Fault bit[2]：使能链路故障报告和单向传输时，IP核仅发送数据但不传输远程故障（RF）。当该比特的寄存器值为28'hX4'b0111时， 该比特才生效。
  • Unidir Enable bit[1]：置位后，IP核包含Clause 66关于以太网链路远程链路故障报告的支持。
  • Link Fault Reporting Enable bit[0]：以下比特定义为：
    • 1'b1：满足条件时，PCS生成以太网上正确的故障序列。
    • 1'b0：PCS不生成故障序列。
 28'hX_4'b0001 3

RW
0x406 IPG_COL_REM 指定每个Alignment Marker周期要删除的IDLE栏的列数，以补偿对齐标记符插入。可将该寄存器编程为比默认值大的值，以进行时钟补偿。

该寄存器的Bits [31:8]为Reserved。

 0xXXXX 0004 3 RW
0x407 MAX_TX_SIZE_CONFIG 指定最大TX帧长度。长于指定长度的帧被认为是过长帧。即便这些帧被发送出去，也会增加CNTR_TX_OVERSIZE寄存器计数。

该寄存器的Bits [31:16]为Reserved。

 0xXXXX 2580 3

RW
0x40A TX_MAC_CONTROL TX MAC Control Register。单个比特定义为：
  • Bit[1]: VLAN检测禁用。默认情况下，该比特被解除置位，表示VLAN检测已使能。
 30'hX2'b0X 3 RW
3 X表示"Don't Care"。
二级标题