低延迟40-Gbps以太网 Intel® Stratix® 10 IP核用户指南

下载 PDF
ID 683600
日期 10/05/2020
Public
文档目录
文档目录 x
1. 数据表 2. Intel Stratix 10 LL 40GbE IP核参数 3. 启用 4. 功能说明 5. 复位 6. 接口和信号说明 7. 控制，状态和统计寄存器说明 8. 调试链路 9. Ethernet套件 10. Intel® Stratix® 10低延迟40GbE IP核用户指南存档 11. Intel Stratix 10 LL 40GbE IP核和面向Arria 10器件的低延迟40GbE IP核之间的不同 12. 文档修订历史
1. 数据表 x
1.1. Intel Stratix 10 LL 40GbE IP核支持的功能 1.2. Intel Stratix 10 LL 40GbE核器件系列和速度等级支持 1.3. 资源利用率 1.4. 发布信息
1.2. Intel Stratix 10 LL 40GbE核器件系列和速度等级支持 x
1.2.1. 器件系列支持 1.2.2. Intel Stratix 10 LL 40GbE IP核器件速度等级支持
3. 启用 x
3.1. Intel® FPGA IP核安装和许可 3.2. 指定 Intel Stratix 10 LL 40GbE IP核参数和选项 3.3. 仿真IP核 3.4. 生成的文件结构 3.5. 将您的IP核集成到设计中 3.6. Intel Stratix 10 LL 40GbE IP核测试台 3.7. 编译完整设计和编程FPGA
3.5. 将您的IP核集成到设计中 x
3.5.1. 管脚约束 3.5.2. 添加收发器PLL 3.5.3. 40GBASE-KR4/CR4实例的时钟请求 3.5.4. 添加外部TX MAC PLL 3.5.5. Intel Stratix 10 LL 40GbE核布局设置
3.6. Intel Stratix 10 LL 40GbE IP核测试台 x
3.6.1. 了解测试台行为
4. 功能说明 x
4.1. Intel Stratix 10 LL 40GbE IP核功能说明 4.2. 用户接口到以太网传输
4.1. Intel Stratix 10 LL 40GbE IP核功能说明 x
4.1.1. Intel Stratix 10 LL 40GbE核TX MAC数据路径 4.1.2. Intel Stratix 10 LL 40GbE Core RX MAC数据路径 4.1.3. 链路故障信号接口 4.1.4. Intel® Stratix® 10 低延迟40GBASE-KR4 IP核实例
4.1.1. Intel Stratix 10 LL 40GbE核TX MAC数据路径 x
4.1.1.1. 帧填充 4.1.1.2. 前导码插入 4.1.1.3. Inter-Packet Gap生成和插入 4.1.1.4. 帧校验序列（CRC-32）插入
4.1.2. Intel Stratix 10 LL 40GbE Core RX MAC数据路径 x
4.1.2.1. IP核前导码处理 4.1.2.2. IP核严格SFD检查 4.1.2.3. 长度/类型字段处理 4.1.2.4. RX CRC校验和动态转发
4.1.2.3. 长度/类型字段处理 x
4.1.2.3.1. 长度检查
4.2. 用户接口到以太网传输 x
4.2.1. 传输顺序 4.2.2. TX和RX数据路径上的比特顺序
6. 接口和信号说明 x
6.1. TX MAC接口到用户逻辑 6.2. RX MAC接口到用户逻辑 6.3. 收发器 6.4. 收发器重配置信号 6.5. Avalon® 存储器映射管理接口 6.6. 其他状态和调试信号 6.7. 复位信号 6.8. 时钟 6.9. 流程控制接口
7. 控制，状态和统计寄存器说明 x
7.1. Intel® Stratix® 10 LL 40GBASE-KR4/CR4寄存器 7.2. PHY寄存器 7.3. TX MAC寄存器 7.4. RX MAC寄存器 7.5. 统计寄存器
7.5. 统计寄存器 x
7.5.1. TX统计寄存器 7.5.2. RX统计寄存器
9. Ethernet套件 x
9.1. 功能
1. 数据表
2. Intel Stratix 10 LL 40GbE IP核参数
3. 启用
4. 功能说明
5. 复位
6. 接口和信号说明
7. 控制，状态和统计寄存器说明
8. 调试链路
9. Ethernet套件
10. Intel® Stratix® 10低延迟40GbE IP核用户指南存档
11. Intel Stratix 10 LL 40GbE IP核和面向Arria 10器件的低延迟40GbE IP核之间的不同
12. 文档修订历史

11. Intel Stratix 10 LL 40GbE IP核和面向Arria 10器件的低延迟40GbE IP核之间的不同

Intel Stratix 10 LL 40GbE面向 Intel® Stratix® 10器件。但其并非简单的Low Latency 40GbE IP核面向 Intel® Stratix® 10器件端口和面向 Intel® Arria® 10器件端口。信号，寄存器和寄存器字段皆不相同：不能简单地，不经其他设计工作就将用于 Intel® Arria® 10的IP核替换设计中的 Intel® Stratix® 10或 Stratix® VIP核。

表 31.   Intel Stratix 10 LL 40GbE IP Core和Low Latency 40GbE IP Core的主要不同
针对如下版本定义了比较内容：
  • 随Quartus Prime Pro 17.1 Stratix 10 ES Editions软件发布的Intel Stratix 10 LL 40GbE IP核。
  • 用于 Intel® Arria® 10器件的Low Latency 40GbE IP核，随 Intel® Quartus® Prime软件v17.0发布。
该表格未列出单个信号名称和寄存器差异。

属性

Intel Stratix 10 LL 40GbE IP Core

面向Arria 10器件的Low Latency 40GbE IP Core

器件支持

支持 Intel® Stratix® 10器件系列。

支持 Intel® Arria® 10器件系列。

复位

提供3个异步应付为信号（通用，RX-only和TX-only）和3个软复位复位寄存器位。

支持信号异步硬复位信号和3个软复位寄存器位。

客户端接口宽度

Avalon® streaming interface 128-bit位数据总线

Avalon® streaming interface 256-bit数据总线或定制流接口128-bit数据总线。

Avalon® streaming TX客户端接口readyLatency Avalon® streaming TX接口readyLatency可配置为0或3（参数）。 Avalon® streaming TX接口readyLatency始终为0。
前导传递 可作为配置选项（参数）。启用前导传递（preamble passthrough）时，必须在单独的总线上提供前导码，l2_tx_preamble[63:0]，并且IP核在单独的总线上提供RX前导码，l2_rx_preamble[63:0]。 可作为配置选项（参数）。启用前导码时，必须在TX客户端接口总线（l4_tx_data或din）提供前导码，并且IP核在RX客户端接口总线（l4_rx_data或dout_d）提供前导码。
接口到收发器TX PLL 必须例化一个单TX PLL IP核以连接Intel Stratix 10 LL 40GbE IP核的单tx_serial_clk输入管脚。 可例化1-4个TX PLL IP核以连接LL 40GbE IP核的4个不同tx_serial_clk输入管脚。
统计计数器 作为配置选项（参数）。 RX和TX统计计数器可作为两个不同的配置选项（参数）单独使用。
统计计数器增量向量 无论统计寄存器是否使能，都可以使用的客户端接口信号L2_txstatus_data， l2_txstatus_error和l2_rxstatus_data信号。 无论统计寄存器是否使能，每个可能的统计寄存器可用的单个tx_inc_和rx_inc_信号。
40GBASE-KR4 可作为配置选项。40GBASE-KR4或40GBASE-CR4的可配置支持。执行 IEEE Backplane Ethernet Standard 802.3-2012。 40GBASE-KR4可作为配置选项。执行IEEE Backplane Ethernet Standard 802.3ap-2007。
流程控制 本发布中尚不可用。 作为可配置选项（参数）。
1588 PTP支持 不支持。 N/A
使能FCS字上的EOP对齐 始终启用。 作为可配置选项（参数）。
最小平均包间隔（interpacket gap） 值为12字节。 值none（单字节），8个字节和12个字节作为可配置选项（参数）。
相关信息
二级标题