仅对英特尔可见 — GUID： ewo1451940909886
Ixiasoft
4.1. Intel Stratix 10 LL 40GbE IP核功能说明
Intel Stratix 10 LL 40GbE核实现符合 IEEE 802.3 Ethernet Standard的Ethernet MAC。IP核实现的Ethernet PCS和PMA (PHY)可处理帧封装（frame encapsulation）以及客户逻辑和Ethernet网络之间的数据流。
图 5. Intel Stratix 10 LL 40GbE核结构图主块，内部连接和外部块要求。
TX方向中，MAC收集数据包并发送到PHY。其完成的任务如下：
- 接受客户帧
- 插入包间距（IPG），前导码，起始帧分界符（SFD）和填充。前导码和SFD的源取决于IP核是否处于前导传递（preamble-pass-through）模式。
- 添加CRC位，（如已使能）。
- 更新统计计数器（如已使能）
RX方向中，PMA将帧传送到PCS后，再发送到MAC。MAC完成如下任务：
- 执行CRC和格式错误数据包检查。
- 更新统计计数器（如已使能）
- 排除CRC，前导码和SFD。
- 将帧的其余部分传递到客户端
前导码直通模式中，MAC将前导码和SFD传递到客户端而并不将其排除。RX CRC直通模式中，MAC将CRC字节传递到客户端并在与最终CRC字节相同的时钟周期中置位数据包终点（end-of-packet）信号。