低延迟40-Gbps以太网 Intel® Stratix® 10 IP核用户指南

ID 683600
日期 10/05/2020
Public
文档目录

1. 数据表

所作的更新针对于:
Intel® Quartus® Prime设计套件 20.3
IP版本 19.1.0
本翻译版本仅供参考,如果本翻译版本与其英文版本存在差异,则以英文版本为准。某些翻译版本尚未更新对应到最新的英文版本,请参考英文版本以获取最新信息。

Intel® Stratix® 10 Low Latency 40-Gbps Ethernet(LL 40GbE)IP核执行IEEE 802.3-2010 40G Ethernet Standard。IP核包括支持IEEE 802.3-2012 Ethernet Standard Clause 66中定义的单向传输和支持IEEE 802.3-2012 Backplane Ethernet Standard的选项。

Intel Stratix 10 LL 40GbE IP核的MAC客户侧接口为128-bit Avalon® streaming interface (Avalon-ST)。

此IP核提供标准介质访问控制(MAC),物理编码子层(PCS)和物理介质连接层(PMA)功能。PHY包含PCS和PMA。

图 1.  Intel Stratix 10 LL 40GbE结构图主块,内部连接和外部块要求。