低延迟40-Gbps以太网 Intel® Stratix® 10 IP核用户指南

下载 PDF
ID 683600
日期 10/05/2020
Public
文档目录
文档目录 x
1. 数据表 2. Intel Stratix 10 LL 40GbE IP核参数 3. 启用 4. 功能说明 5. 复位 6. 接口和信号说明 7. 控制，状态和统计寄存器说明 8. 调试链路 9. Ethernet套件 10. Intel® Stratix® 10低延迟40GbE IP核用户指南存档 11. Intel Stratix 10 LL 40GbE IP核和面向Arria 10器件的低延迟40GbE IP核之间的不同 12. 文档修订历史
1. 数据表 x
1.1. Intel Stratix 10 LL 40GbE IP核支持的功能 1.2. Intel Stratix 10 LL 40GbE核器件系列和速度等级支持 1.3. 资源利用率 1.4. 发布信息
1.2. Intel Stratix 10 LL 40GbE核器件系列和速度等级支持 x
1.2.1. 器件系列支持 1.2.2. Intel Stratix 10 LL 40GbE IP核器件速度等级支持
3. 启用 x
3.1. Intel® FPGA IP核安装和许可 3.2. 指定 Intel Stratix 10 LL 40GbE IP核参数和选项 3.3. 仿真IP核 3.4. 生成的文件结构 3.5. 将您的IP核集成到设计中 3.6. Intel Stratix 10 LL 40GbE IP核测试台 3.7. 编译完整设计和编程FPGA
3.5. 将您的IP核集成到设计中 x
3.5.1. 管脚约束 3.5.2. 添加收发器PLL 3.5.3. 40GBASE-KR4/CR4实例的时钟请求 3.5.4. 添加外部TX MAC PLL 3.5.5. Intel Stratix 10 LL 40GbE核布局设置
3.6. Intel Stratix 10 LL 40GbE IP核测试台 x
3.6.1. 了解测试台行为
4. 功能说明 x
4.1. Intel Stratix 10 LL 40GbE IP核功能说明 4.2. 用户接口到以太网传输
4.1. Intel Stratix 10 LL 40GbE IP核功能说明 x
4.1.1. Intel Stratix 10 LL 40GbE核TX MAC数据路径 4.1.2. Intel Stratix 10 LL 40GbE Core RX MAC数据路径 4.1.3. 链路故障信号接口 4.1.4. Intel® Stratix® 10 低延迟40GBASE-KR4 IP核实例
4.1.1. Intel Stratix 10 LL 40GbE核TX MAC数据路径 x
4.1.1.1. 帧填充 4.1.1.2. 前导码插入 4.1.1.3. Inter-Packet Gap生成和插入 4.1.1.4. 帧校验序列（CRC-32）插入
4.1.2. Intel Stratix 10 LL 40GbE Core RX MAC数据路径 x
4.1.2.1. IP核前导码处理 4.1.2.2. IP核严格SFD检查 4.1.2.3. 长度/类型字段处理 4.1.2.4. RX CRC校验和动态转发
4.1.2.3. 长度/类型字段处理 x
4.1.2.3.1. 长度检查
4.2. 用户接口到以太网传输 x
4.2.1. 传输顺序 4.2.2. TX和RX数据路径上的比特顺序
6. 接口和信号说明 x
6.1. TX MAC接口到用户逻辑 6.2. RX MAC接口到用户逻辑 6.3. 收发器 6.4. 收发器重配置信号 6.5. Avalon® 存储器映射管理接口 6.6. 其他状态和调试信号 6.7. 复位信号 6.8. 时钟 6.9. 流程控制接口
7. 控制，状态和统计寄存器说明 x
7.1. Intel® Stratix® 10 LL 40GBASE-KR4/CR4寄存器 7.2. PHY寄存器 7.3. TX MAC寄存器 7.4. RX MAC寄存器 7.5. 统计寄存器
7.5. 统计寄存器 x
7.5.1. TX统计寄存器 7.5.2. RX统计寄存器
9. Ethernet套件 x
9.1. 功能
1. 数据表
2. Intel Stratix 10 LL 40GbE IP核参数
3. 启用
4. 功能说明
5. 复位
6. 接口和信号说明
7. 控制，状态和统计寄存器说明
8. 调试链路
9. Ethernet套件
10. Intel® Stratix® 10低延迟40GbE IP核用户指南存档
11. Intel Stratix 10 LL 40GbE IP核和面向Arria 10器件的低延迟40GbE IP核之间的不同
12. 文档修订历史

1.1. Intel Stratix 10 LL 40GbE IP核支持的功能

Intel Stratix 10 LL 40GbE IP核支持以下功能：

  • 使用 Intel® Quartus® Prime Pro Edition软件中的IP Catalog实现可参数化。
  • 专为IEEE 802.3ba-2010 High Speed Ethernet Standard而设计，可在IEEE网站（www.ieee.org）上获得该标准详情。
  • 软PCS逻辑，无缝连接 Intel® FPGA 10.3125千兆比特/每秒（Gbps）串行收发器。
  • 标准XLAUI外部接口，包含以10.3125 Gbps运行的FPGA硬串行收发器数据通路（lane）。
  • 支持40GBASE-KR4/CR4 PHY和前向纠错（FEC）选项对接背板。该选项执行 IEEE Backplane Ethernet Standard 802.3-2012。
    • 支持Clause 73所述的自动协商选项。
    • 有选项支持Clause 72所述的链路训练。
    • 有选项支持Clause 74所述的KR-FEC。
    • 基于64B/66B编码的40GBASE-KR4/CR4 PHY，通过数据条带化（striping）和对齐标记，可与多数据通路（lane） 的数据对齐。
  • 向器件架构提供可选的CDR恢复时钟输出信号以支持Synchronous Ethernet (SyncE) 。
  • Avalon存储器映射（Avalon-MM）管理接口，访问IP核控制和状态寄存器。
  • Avalon-ST数据路径接口通过帧开头中的最高有效字节（MSB）对接客户逻辑。接口的数据宽度为128比特。
  • 支持定义为大于1500字节的巨型数据包。
  • 接收（RX）CRC移除和传递控制。
  • 可选的发送（TX）CRC生成和插入。
  • RX CRC检查和报错。
  • RX和TX前导码传递（pass-through）选项，用于需要专用用户管理信息传输的应用程序。
  • 基于IEEE规范的可选RX严格SFD校验。
  • 基于IEEE规范的RX格式错误数据包校验。
  • TX自动帧填充以符合以太网最小64-byte帧长度。
  • 已接收的控制帧类型指示。
  • Clause 66 of the IEEE 802.3-2012 Ethernet Standard中定义的单向传输
  • 硬件和软件复位控制。
  • MAC提供RX直通转发（cut-through）帧处理，无RX存储转发（store-and-forward）能力。
  • 赤字空闲计数器（Deficit idle counter，DIC）维持12-byte包间间隔（inter-packet gap，IPG）平均值。
  • 可选的故障信号检测和报告局部故障并生成远程故障，以及IEEE 802.3ba-2012 Ethernet Standard Clause 66支持。
  • 对Native PHY Debug Master Endpoint (NPDME)的可选择访问，用于串行链路调试。
  • Avalon-ST TX接口的0或3个时钟周期可编程就绪延迟。
  • 可选的统计计数器。

有关以太网协议规范的详细信息，请参阅IEEE 802.3 Ethernet Standard。

相关信息
二级标题