7.1. Intel® Stratix® 10 LL 40GBASE-KR4/CR4寄存器
大多数40GBASE-KR4寄存器是 Intel® Stratix® 10 10GBASE-KR PHY IP核的10GBASE-KR PHY寄存器。以下情况除外：
- 10GBASE-KR PHY寄存器的寄存器偏移由Intel Stratix 10 LL 40GbE核的negative 0x400而偏移。 Intel® Stratix® 10 10GBASE-KR PHY IP核寄存器开始于偏移0x4B0。在 Intel® Stratix® 10 LL 40GBASE-KR4 IP核中，这些寄存器开始于偏移0x0B0。
- Intel Stratix 10 LL 40GbE核的LL 40GBASE-KR4实例具有其他40GBASE-KR4相关寄存器和寄存器字段。
- FEC错误插入功能需要通过 Intel® Stratix® 10动态重配置接口编程某些 Intel® Stratix® 10器件寄存器。FEC错误计数被收集在通过 Intel® Stratix® 10动态重配置接口访问的其他 Intel® Stratix® 10器件寄存器中。对于在偏移0xBD的相关 Intel® Stratix® 10器件寄存器，通过Lane 0的0xE3访问， 在偏移0x8BD的通过Lane 1的0x8E3访问，在0x10BD的通过Lane 2的0x10E3访问，以及在0x18BD是通过Lane 3的 0x18E3访问。 Intel® Stratix® 10 LL 40GBASE-KR4寄存器说明取决于 Intel® Stratix® 10器件寄存器提供的单个 Intel® Stratix® 10寄存器信息。
| 字偏移 | 寄存器类型 |
|---|---|
| 0xB0-0xBF | 通用40GBASE-KR4/CR4寄存器 |
| 0xC0-0xCF | 自动协商寄存器 |
| 0xD0-0xEF | 链路训练寄存器 |
| 地址 |
名称 |
比特 |
说明 |
HW复位值 |
访问权限 |
|---|---|---|---|---|---|
| 0x0B0 |
Reset SEQ | [0] | 设置为1时，复位40GBASE-KR4/CR4定序器（自动速率检测逻辑），可能启动PCS重配置，并且可在AN和LT被使能的情况下重新启动自动协商，链路训练或两者（40GBASE-KR4/CR4模式）。SEQ Force Mode[3:0]强制这些模式。该复位可自行清除。 | RWSC | |
| Disable AN Timer | [1] | 自动协商禁用计时器。如果禁用（Disable AN Timer = 1），并且链路伙伴不包含该功能（不实现自动协商），则AN可能会卡住并需要软件支持移除ABILITY_DETECT功能。此外，如果链路停留在ACKNOWLEDGE_DETECT状态，软件可能必须使链路退出环回模式。要使能该计时器设置Disable AN Timer = 0. | RW | ||
| Disable LF Timer | [2] | 设置为1时，禁用Link Fail计时器。可使用该模式表征链接以进行链路训练。设置为0时，在LF计时器超时时使能Link Fault计时器。 | RW | ||
| SEQ Force Mode[3:0] | [7:4] | 强制定序器使用特定协议。必须将Reset SEQ比特(bit [0])写为1以使Force生效。以下编码定义为：
|
4'b0 | RW | |
| Enable Stratix 10 Calibration | [8] | 设置为1后，会使能PCS动态重配置的 Intel® Stratix® 10 HSSI重配置校准部分。重配置PCS后0跳过校准。 | 1'b1 | RW | |
| LT Failure Response | [12] | 设置为1时，LT故障会导致PHY进入数据模式（由当前寄存器和参数设置确定的任何40GBASE-R4, 40GBASE-KR4/CR4或40GBASE-R4模式）。设置为0时，LT故障重新启动自动协商（如使能）。如果不使能自动协商，PHY重新启动LT。 | 1'b1表示在仿真中；1'b0表示在硬件中 | RW | |
| Assert KR FEC ability 171.0 | [16] | 设置为1时，FEC使能（局部FEC功能开启用于自动协商）。设置为0，FEC禁用（局部FEC功能关闭，无法自动协商）。复位到Set FEC_Ability bit on power up or reset参数值。 | Set FEC_Ability bit on power up or reset参数值 | RW | |
| Assert KR FEC request | [18] |
设置为1，使能自动协商中的FEC请求。该比特更改后，必须置位Reset SEQ比特(0xB0[0])与新值重新协商。设置为0，禁用FEC请求。复位到Set FEC_Enable bit on power up or reset参数值。 | Set FEC_Enable bit on power up or reset参数值 | RW | |
| 0x0B1 | SEQ Link Ready | [0] | 置位后，定序器（Sequencer）指示链路就绪。 | RO | |
| SEQ AN timeout | [1] | 置位后，Sequencer已出现自动协商超时。当sequencer重新启动自动协商时，该比特被锁存并复位。 | RO LH（锁存高） | ||
| SEQ LT timeout | [2] | 设置后，显示Sequencer已发生链路训练超时。当sequencer重新启动自动协商时，该比特被锁存并复位。 | RO LH | ||
| SEQ Reconfig Mode[5:0] | [13:8] | 指定PCS重配置的Sequencer模式。定义了以下模式：
|
|||
| KR4 FEC ability 170.0 | [16] | 设置到1，显示40GBASE-KR4/CR4 PHY支持FEC。更多信息，请参阅Clause 45.2.1.84 of IEEE 802.3-2012. | Include FEC sublayer参数值 | RO | |
| KR4 FEC err ind ability 170.1 | [17] | 设置为1时，表示40GBASE-KR4/CR4 PHY能够向PCS报告FEC解码错误。更多信息，请参阅Clause 74.8.3 of IEEE 802.3-2012。 | Include FEC sublayer参数值 | RO | |
| FEC Block Lock | [23:20] | FEC Block Lock用于lanes [3:0]: bit [20]是FEC block lock for lane 0, bit [21]是FEC block lock for lane 1, bit [22]是FEC block lock for lane 2，以及bit [23]是FEC block lock for lane 3。 |
4'b0 | RO | |
| 0xB2 | KR FEC TX Error Insert, Lane 0 | 11 | 写入1将一个错误脉冲插入lane 0的TX FEC，具体取决于lane 0的Transcoder和Burst错误设置。 必须先通过连接到 Intel® Stratix® 10器件寄存器的 Intel® Stratix® 10动态重配置接口选择这些设置，然后将1写入KR FEC TX Error Insert，Lane 0 bit。要选择Lane 0的这些设置，在寄存器偏移0xBD处，执行read-modify-write操作序列。 要选择Transcoder错误，通过设置transcode_err比特 (bit 0)，复位burst_err比特 (bit 1)，复位burst_err_len字段 (bits [7:4])，将其余比特保持在其先前值。 选择Burst error，通过设置burst_err比特 (bit 1)，指定burst_err_len字段 (bits [7:4])中突发错误长的，复位transcode_err比特 (bit 0)，并且将其余比特保持在其先前值。 |
1'b0 | RWSC |
| RCLR_ERRBLK_CNT, Lane 0 | 12 | 写1复位错误块计数器。写0使计数恢复。 Arria 10器件寄存器中每个lane有1个32-bit已校正错误块计数器和32-bit未校正错误块计数器。请参阅IEEE Std 802.3-2012中的Clause 74.8.4.1和Clause 74.8.4.2。 对于Lane 0，已校正错误块计数器位于 Intel® Stratix® 10器件寄存器，该器件寄存器可通过在偏移0xDC到0xDF的 Intel® Stratix® 10动态重配置接口进行访问： blkcnt_corr[31:0]在{0xDF[7:0],0xDE[7:0],0xDD[7:0],0xDC[7:0]}中。 对于Lane 0，未校正错误块计数器位于 Intel® Stratix® 10器件寄存器，该器件寄存器可通过在偏移0xE0到0xE3的 Intel® Stratix® 10动态重配置接口进行访问： blkcnt_uncorr[31:0]在{0xE3[7:0],0xE2[7:0],0xE1[7:0],0xE0[7:0]}中。 |
RW | ||
| 0x0B5 |
Register 0xB2指向Lane 0。该寄存器与Lane 1的寄存器0xB2等效。Lane 1的相关FEC错误 Intel® Stratix® 10器件寄存器位于0x8BD至0x8E3（其他偏移量为0x800）。 | RW |
|||
| 0x0B8 |
该寄存器与Lane 2的寄存器0xB2等效。Lane 2的相关FEC错误 Intel® Stratix® 10器件寄存器位于0x10BD至0x10E3（与Lane 0器件寄存器相比，其他偏移量为0x1000）。 | RW |
|||
| 0x0BB |
该寄存器与Lane 3的寄存器0xB2等效。Lane 3的相关FEC错误 Intel® Stratix® 10器件寄存器位于0x18BD至0x18E3（与Lane 0器件寄存器相比，其他偏移量为0x1800）。 | RW |
|||
| 0x0C0 |
AN enable | [0] | 设置为1时，使能Auto Negotiation功能。设置为0，禁用Auto Negotiation状态变量mr_autoneg_enable，如IEEE 802.3-2012 Clause 73.10.1中所介绍。有关其他信息，请参阅IEEE 802.3-2012中的Clause 45.2.7，“Management Register Requirements”（管理寄存器请求）。 | 1'b1 | RW |
| AN base pages ctrl | [1] | 设置为1，user base page使能。可通过user base page低或高比特发送任何任意数据。设置为0，user base page禁用，并且状态机生成要发送的base page。 | RW | ||
| AN next pages ctrl | [2] | 设置为1，user next page使能。可通过user next page低或高比特发送任何任意数据。设置为0，user next page禁用，并且状态机生成null报文以作为next page发送。 | RW | ||
| Local device remote fault | [3] | 设置为1，局部器件寄存器在Auto Negotiation页发出Remote Faults信号。设置为0，局部器件不发出Remote Faults信号。 | RW | ||
| Force TX nonce value | [4] | 设置为1，强制TX nonce值支持某些UNH测试模式。将该比特复位到值0恢复常规操作。 | RW | ||
| Override AN Parameters Enable | [5] | 设置为1，覆盖AN_TECH（Enable 40GBASE-CR4 Technology Ability 和Include FEC sublayer），AN_FEC（Set FEC_Ability bit on power up or reset和Set FEC_Enable bit on power up or reset），以及AN_PAUSE（Pause ability–C0和Pause ability–C1）参数，并改用0xC3[30:16]中的比特。必须将复位Sequencer (0xB0[0])以在Auto Negotiation模式中进行重新配置和重新启动。 | RW | ||
| Ignore nonce field | [7] | 设置为1，告知IP核忽略TX nonce字段。该模式支持IP核环回模式下的自动协商。 | RW | ||
| 0x0C1 | Reset AN | [0] | 设置为1，复位所有40GBASE-KR4/CR4自动协商状态机。该比特为自行清除。设置为0，禁用Auto Negotiation状态变量mr_main_reset (7.0.15) ，如IEEE 802.3-2012 Clause 73.10.1中所述。更多信息，请参阅IEEE 802.3-2012中Clause 45.2.7，“Management Register Requirements”。 | RWSC | |
| Restart AN TX SM | [4] | 设置为1，重新启动GBASE-KR4/CR4状态机。该比特为自行清除。仅当TX状态机进入Auto Negotiation状态时，该比特有效。设置为0，禁用Auto Negotiation状态变量mr_restart_negotiation (7.0.9)，如IEEE 802.3-2012 Clause 73.10.1中所述。更多信息，请参阅IEEE 802.3-2012中Clause 45.2.7，“Management Register Requirements”。 | RWSC | ||
| AN Next Page | [8] | 置位后，准备发送新new next page info。数据位于XNP TX寄存器。为0时，TX接口发送null pages。该比特为自行清除。Next Page (NP) 以Link Codeword的bit D15编码。更多有关信息，请参阅IEEE 802.3-2012 Clause 45.2.7.6的Clause 73.6.9和7.16.15。 | RWSC | ||
| 0x0C2 | AN page received | [1] | 设置为1，已接收到一页。为0时，尚未接收到page。读取寄存器后，当前值被清除。更多有关信息，请参阅IEEE 802.3-2012的Clause 73.8中7.1.6（状态变量mr_page_rx）。 | RO LH | |
| AN Complete | [2] | 置位后，自动协商完成。设置为0时，正在进行自动协商。更多有关信息，请参阅IEEE 802.3-2012的Clause 73.8中7.1.5（状态变量mr_autoneg_complete）。 | RO | ||
| AN ADV Remote Fault | [3] | 设置为1，故障信息已发送到链路伙伴。为0时，未发生故障。读取寄存器后，当前值清除。在基础Link Codeword的bit D13中编码Remote Fault (RF)。更多有关信息，请参阅IEEE 802.3-2012中Clause 73.6.7 of 和7.16.13（状态变量mr_adv_ability）。 | RO LH | ||
| AN RX SM Idle | [4] | 设置为1，自动协商状态机处于空闲状态。传入数据与Clause 73不兼容。设置为0，自动协商正在进行中。 | RO | ||
| AN Ability | [5] | 设置为1，收发器PHY可执行自动协商。设置为0，收发器PHY不执行自动协商。如果您的IP核实例包含自动协商，该比特绑定为1。更多有关信息，请参阅 IEEE 802.3-2012 Clause 45 中7.1.3和7.48.0。 | RO | ||
| AN Status | [6] | 设置为1，链路连接。设置为0，链路断开。读取该寄存器后，当前值清除。更多有关信息，请参阅IEEE 802.3-2012 Clause 45中的7.1.2。 | RO LL (锁存低) | ||
| LP AN Ability | [7] | 设置为1，链路伙伴可执行自动协商。设置为0，链路伙伴无法执行自动协商。更多有关信息，请参阅IEEE 802.3-2012 Clause 45中的7.1.0。 | RO | ||
| FEC negotiated – enable FEC from SEQ | [8] | 设置为1，收发器PHY已协商执行FEC。设置为0，收发器PHY未协商执行FEC。更多有关信息，请参阅IEEE 802.3-2012 Clause 45中的7.48.4。 | RO | ||
| Seq AN Failure | [9] | 设置为1，检测到sequencer（定序器）自动协商故障。设置为0，未检测到自动协商故障。 | RO | ||
| KR4 AN Link Ready [5:0] | [17:12] | 提供an_receive_idle的one-hot encoding（一位有效编码）= true，以及如Clause 73.10.1中所述的支持链路的链路状态。以下编码定义为：
LL 40GBASE-KR4/CR4 IP核的效值仅为：6'b001000: 40GBASE-KR4和6'b010000: 40GBASE-CR4。 |
6'b001000 | RO | |
| 0x0C3 |
User base page low | [15:0] | 如果设置了Auto Negotiation base pages控制比特（0xC0[1]），则Auto Negotiation TX状态机使用这些比特。以下比特定义为：
|
RW | |
| Override AN_TECH[5:0] | [21:16] | AN_TECH值，用于覆盖当前值。以下比特定义为：
|
RW | ||
| Override AN_FEC[1:0] | [25:24] | AN_FEC值，用于覆盖当前值。以下比特定义为：
|
RW | ||
| Override AN_PAUSE[2:0] | [30:28] | AN_PAUSE值，用以覆盖当前值。以下比特定义为：
|
RW | ||
| 0x0C4 |
User base page high | [31:0] | 如果设置了Auto Negotiation base pages ctrl比特（0xC0[1]），则Auto Negotiation Tx状态机使用这些比特。以下比特定义为：[31:30]:
|
RW | |
| 0x0C5 | User Next page low | [15:0] | 如果设置了Auto Negotiation next pages控制比特（0xC0[2]），Auto Negotiation TX状态机使用这些比特。以下比特定义为：
|
RW | |
| 0x0C6 | User Next page high | [31:0] | 如果设置Auto Negotiation next pages ctrl比特（0xC0[2]），Auto Negotiation TX状态机使用这些比特。Bits [31:0] 对应page bits [47:16]。Bit [49]，PRBS比特，由Auto Negotiation TX状态机生成。 | RW | |
| 0x0C7 | LP base page low | [15:0] | Auto Negotiation RX状态机接收来自链路伙伴的这些比特。以下比特定义为：
|
RO | |
| 0x0C8 | LP base page high | [31:0] | Auto Negotiation RX状态机接收链路伙伴的这些比特。以下比特定义为：[31:30]: 对应bits [47:46]的是FEC比特。 [29:5]: 对应page bits [45:21]的是technology ability比特。 [4:0]: 对用bits [20:16]的是TX nonce比特。Bit [49]，PRBS比特，未包含。 | RO | |
| 0x0C9 | LP Next page low | [15:0] | Auto Negotiation RX状态机接收链路伙伴的这些比特。以下比特定义为：
|
RO | |
| 0x0CA | LP Next page high | [31:0] | Auto Negotiation RX状态机接收链路伙伴的这些比特。Bits [31:0]对应page bits [47:16]。Bit [49]，PRBS比特，未包含。 | RO | |
| 0x0CB |
AN LP ADV Tech_A[24:0] | [24:0] | 已接收Clause 73 Auto Negotiation的technology ability字段比特。提供one-hot encoding指定以下协议之一：
LL 40GBASE-KR4 IP核的有效值仅为'b001000：40GBASE-KR4和'b010000：40GBASE-CR4. |
25'b0 | RO |
| AN LP ADV FEC_F[1:0] | [26:25] | 接收的FEC ability bits FEC (F0:F1) 被编码到基础Link Codeword的bits D46:D47。F0为FEC能力。F1是FEC请求。 | RO | ||
| AN LP ADV Remote Fault | [27] | 接收的Remote Fault (RF) ability比特。RF被编码到Clause 73 AN中的寄存链路codeword的bit D13。 | RO | ||
| AN LP ADV Pause Ability_C[2:0] | [30:28] | 接收的Received pause ability比特。Pause (C0:C1)被编码在Clause 73 AN中基础链路codeword的bits D11:D10，如下：
|
RO | ||
| 0x0D0 | Link training enable | [0] | 设置为1，使能40GBASE-KR4/CR4启动协议。设置为0，禁用40GBASE-KR4/CR4启动协议。默认值为1。更多有关信息，请参阅IEEE 802.3-2012 Clause 72.6.10.3.1 和10GBASE-KR PMD control register bit (150.1) | 1'b1 | RW |
| dis_max_wait_tmr | [1] | 设置为1，禁用LT max_wait_timer。在设置更长的BER计时器值时，用于表征化模式。 | RW | ||
| main_step_cnt[3:0] | [7:4] | 指定每个主抽头（tap）更新的均衡步骤数量。器件具有40步，因此值2提供了大约20种设置供内部算法设置测试。值3提供13种设置。有效范围是1-15。 | 4'b0001 | RW | |
| prepost_step_cnt[3:0] | [11:8] | 指定每个pre-和post-tap更新的均衡步骤数。器件有16-31步，范围小于main_step_cnt。设置该值以提供比设置主tap更少的设置步骤。 | 4'b0001 | RW | |
| equal_cnt[2:0] | [14:12] | 使错误技术相等的数目。将迟滞（hysteresis）添加到错误计数以避免局部最小值。以下值定义为：
|
3'b101 | RW | |
| disable Initialize PMA on max_wait_timeout | [15] | 设置为1时，进入Training_Failure状态后PMA值（VOD, Pre-tap, Post-tap）未初始化。当max_wait_timer_done时，设置training_failure = true (0xD2[3]))。用于UNH测试。设置为0时，在进入Training_Failure状态后，PMA值被初始化。请参阅IEEE 802.3-2012中的Figure 72-5了解更多详细信息。 | 1'b0 | ||
| Ovride LP Coef Enable | [16] | 设置为1时，覆盖链路伙伴的均衡系数；软件更改发送到链路伙伴TX均衡系数的更新命令。设置为0时，使用Link Training logic确当链路伙伴系数。与0x0D1[7:4]和通过0x0D7与0x0D4的bits[7:0]一起使用。 | 1'b0 | RW | |
| Ovride Local RX Coef Enable | [17] | 设置为1时，覆盖局部器件均衡系数生成协议。设置后，软件更改局部TX均衡系数。设置为0时，使用从链路伙伴接收到的更新命令来确定局部器件系数。与0x0D1[11:8]和通过0x0D7与0x0D4的bits[23:16]一起使用。 | 1'b0 | RW | |
| 0x0D1 |
Restart Link training, Lane 0 | [0] | 设置为1，复位40GBASE-KR4启动协议。设置为0，继续正常操作。该比特自行清除。请参阅状态变量mr_restart_training，如IEEE Std 802.3-2012中Clause 72.6.10.3.1和10GBASE-KR PMD control register bit (150.0)中的内容。 |
1'b0 | RW SC |
| Restart Link training, Lane 1 | [1] | 该比特等效于Lane 1的寄存器0xD1[0]。 | 1'b0 | RW SC | |
| Restart Link training, Lane 2 | [2] | 该比特等效于Lane 2的寄存器0xD1[0]。 |
1'b0 | RW SC |
|
| Restart Link training, Lane 3 | [3] | 该比特等效于Lane 3的寄存器0xD0[0]。 |
1'b0 | RW SC |
|
| 0x0D1 |
Updated TX Coef new, Lane 0 | [4] | 设置为1，显示有新链路伙伴系数发送。LT逻辑开始将0xD4[7:0]中设置的新值发送到远程器件。设置为0，继续正常操作。该比特自行清除。 正常操作的覆盖仅出现在0xD0[16]（Ovride LP Coef enable）具有值1时。如果0xD0[16]具有值0，该寄存器字段（0xD1[4]）无效。 |
1'b0 | RW SC |
| Updated TX Coef new, Lane 1 | [5] | 该比特等效于Lane 1的寄存器0xD1[4]。如果设置到值1，LT逻辑将0xE1[7:0]中设置的新值发送到远程器件。 | |||
| Updated TX Coef new, Lane 2 | [6该比特等效于Lane 2的寄存器0xD1[4]。如果设置为1，LT逻辑将0xE5[7:0]中设置的新值发送到远程器件。 |
1'b0 | RW SC |
||
| Updated TX Coef new, Lane 3 | [7] | 该比特等效于Lane 3的寄存器0xD1[4]。如果设置为1，LT逻辑将0xE9[7:0]中设置的新值发送到远程器件。 |
1'b0 | RW SC |
|
| 0x0D1 |
Updated RX Coef new, Lane 0 | [8] | 设置为1，显示新局部器件系数可用于Lane 1。LT逻辑按照0xD4[23:16]的指定更改局部TX均衡器系数。设置为0，继续正常操作。该比特自行清除。 正常操作的覆盖仅出现在0xD0[17]（Ovride Local RX Coef enable）具有值1时。如果0xD0[17]具有值0，该寄存器字段（0xD1[8]）无效。 |
1'b0 | RW |
| Updated RX Coef new, Lane 1 | [9] | 该比特等效于Lane 1的寄存器0xD1[8]。如果设置为值1，LT逻辑将按照0xE1[23:16]指定更改局部TX均衡器系数。 | |||
| Updated RX Coef new, Lane 2 | [10] | 该比特等效于Lane 2的寄存器0xD1[8]。如果设置为值1，LT逻辑将按照0xE5[23:16]指定更改局部TX均衡器系数。 |
1'b0 | RW |
|
| Updated RX Coef new, Lane 3 | [11] | 该比特等效于Lane 3的寄存器0xD1[8]。如果设置为值1，LT逻辑将按照0xE9[23:16]指定更改局部TX均衡器系数。 |
1'b0 | RW |
|
| 0x0D2 |
Link Trained - Receiver status, Lane 0 | [0] | 设置为1，已训练接收器并准备接收数据。设置为0，接收器训练正在进行中。更多有关信息，请参阅IEEE 802.3-2012 Clause 72.6.10.3.1中定义的状态变量rx_trained。 | RO | |
| Link Training Frame lock, Lane 0 | [1] | 设置为1，检测到训练帧轮廓。设置为0，未检测到训练帧。更多有关信息，请参阅IEEE 802.3-2012 Clause 72.6.10.3.1中定义的状态变量frame_lock。 | RO | ||
| Link Training Start-up protocol status, Lane 0 | [2] | 设置为1，start-up协议正在进行中。设置为0，start-up协议已完成。更多有关信息，请参阅IEEE 802.3-2012 Clause 72.6.10.3.1中定义的状态变量training。 | RO | ||
| Link Training failure, Lane 0 | [3] | 设置为1，检测到训练失败（max_wait_timeout）。设置为0，未检测到训练失败。更多有关信息，请参阅IEEE 802.3-2012 Clause 72.6.10.3.1中定义的状态变量training_failure。 | RO | ||
| Link Training Frame lock Error, Lane 0 | [5] | 设置为1，显示Link Training期间丢失了帧定。如果由0xD5的字段指定的tap设置与初始参数值相同，则帧锁定错误无法恢复。设置为0，不会丢失帧锁定。 | RO（只读） | ||
| Link Trained - Receiver status, Lane 1 Link Training Frame lock, Lane 1 Link Training Start-up protocol status, Lane 1 Link Training failure, Lane 1 Link Training Frame lock Error, Lane 1 |
[13],[11:8] | 寄存器比特0xD2[5]和[3:0]指向Lane 0。这些比特分别等效于Lane 1的0xD2[5]和[3:0]。 对于Link Training Frame lock Error, Lane 1，如果0xE2字段指定的tap设置与初始参数值相同，则帧锁定错误无法恢复。 |
RO |
||
| Link Trained - Receiver status, Lane 2 Link Training Frame lock, Lane 2 Link Training Start-up protocol status, Lane 2 Link Training failure, Lane 2 Link Training Frame lock Error, Lane 2 |
[21],[19:16] | 这些比特分别等效于Lane 2的0xD2[5]和[3:0]。 对于Link Training Frame lock Error, Lane 2，如果0xE6字段指定的tap设置与初始参数值相同，则帧锁定错误无法恢复。 |
RO |
||
| Link Trained - Receiver status, Lane 3 Link Training Frame lock, Lane 3 Link Training Start-up protocol status, Lane 3 Link Training failure, Lane 3 Link Training Frame lock Error, Lane 3 |
[29],[27:24] | 这些比特分别等效于Lane 3的0xD2[5]和[3:0]。 对于Link Training Frame lock Error, Lane 3，如果0xEA字段指定的tap设置与初始参数值相同，则帧锁定错误无法恢复。 |
RO |
||
| 0x0D3 | ber_time_frames | [9:0] | 指定训练帧的数目，以检查均衡设置的每个步骤中链路上的比特错误。仅当ber_time_k_frames的值为0时使用。以下值定义为：
|
0x003在仿真中；0在硬件中 | RW |
| ber_time_k_frames | [19:10] | 指定数以千计的训练帧的数目，以检查均衡设置每个步骤中链路上的比特错误。将time/bits的ber_time_m_frames设置为值0以匹配以下值：
|
0在仿真中；0x00F在硬件中 | RW | |
| ber_time_m_frames | [29:20] | 指定数以百万计的训练帧的数目，以检查均衡设置每个步骤中链路上的比特错误。将time/bits的ber_time_m_frames设置为值0x3E8（小数1000）以匹配以下值：
|
10'b0 | RW | |
| 0x0D4 | LD coefficient update[5:0], Lane 0 | [5:0] | 反映IP核最近在Lane 0上发送的控制通道的第一个16-bit字的内容。通常，该寄存器中的比特为只读；但是，在设置Ovride LP Coef enable控制位（0x0D0 bit [16]）覆盖训练时，可写入这些比特。以下字段定义为：
发送这些比特前，必须在0x0D0[16]使能覆盖并在0x0D1[4]中发送一个新字的信号。 更多有关信息，请参阅IEEE 802.3-2012 Clause 45.2.1.80.3中bit 10G BASE-KR LD coefficient update register bits (154.5:0)。 |
RO/RW | |
| LD Initialize Coefficients, Lane 0 | [6] | 设置为1，请求设置链路伙伴系数以将Lane 0的TX均衡器配置到INITIALIZE状态。设置为0，继续Lane 0上的正常操作。IP核将该值发送到Lane 0上控制通道的bit 12中。更多有关信息，请参阅IEEE 802.3-2012 Clause 45.2.1.80.3和Clause 72.6.10.2.3.2中的10G BASE-KR Ldcoefficient update register bits (154.12)。 | RO/RW | ||
| LD Preset Coefficients, Lane 0 | [7] | 设置为1，请求将链路伙伴系数设置为Lane 0上关闭均衡时的状态。设置为0时链路伙伴正常运行。IP核在Lane 0上控制通道的bit 13中发送该值。更多有关信息，请参阅 IEEE 802.3-2012 Clause 45.2.1.80.3和Clause 72.6.10.2.3.2中的10G BASE-KR LD coefficient update register bit (154.13)。 | RO/RW | ||
| LD coefficient status[5:0], Lane 0 | [13:8] | 状态报告寄存器，用于IP核最近在Lane 0控制通道的第二个16-bit字的内容。以下字段定义为：
|
RO | ||
| Link Training ready - LD Receiver ready, Lane 0 | [14] | 设置为1，局部器件接收器已确认训练完成并准备接收数据。IP核在Lane 0控制通道的bit 15中发送该值。设置为0，局部器件收发器请求继续训练。Clause 72.6.10.2.4.4中已定义接收器比特就绪比特的值。更多有关信息，请参阅IEEE 802.3-2012 Clause 45.2.1.81中的10G BASE-KR LD status report register bit (155.15)。 | RO | ||
| LP Coefficient Update[5:0], Lane 0 | [21:16] | 反映IP核最近在Lane 0上接收的控制通道的第一个16-bit字的内容。 通常，该寄存器中的比特为只读；但是，在设置低电平Link Training使能控制比特（Link training enable位于0xD0[0]）禁用训练后，可写入这些比特。以下字段定义为：
发送这些比特前，必须在0x0D0 bit [17]使能覆盖并在0x0D2 bit [8]中发送一个新字的信号。 更多有关信息，请参阅IEEE 802.3-2012 Clause 45.2.1.78.3中bit 10G BASE-KR LP coefficient update register bits (152.5:0)。 |
RO/RW | ||
| LP Initialize Coefficients, Lane 0 | [22] | 设置为1，局部器件传送均衡器系数设置为INITIALIZE状态。设置为0，继续正常操作。Clause 72.6.10.2.3.2中定义了功能和初始化比特。IP核在Lane 0的控制通道的比特12中接收该值。更多有关信息，请参阅IEEE 802.3-2012 Clause 45.2.1.78.3中的10G BASE-KR LP coefficient update register bits (152.12)。 | RO/RW | ||
| LP Preset Coefficients, Lane 0 | [23] | 设置为1，局部器件TX系数设置为关闭均衡时的状态。使用预置系数。设置为0，局部器件正常操作。IP核接收Lane 0控制通道中比特13中的该值。72.6.10.2.3.1中定义了该功能和预置比特的值。Clause 72.6.10.2.3.1中定义了该功能和初始比特。更多有关信息，请参阅IEEE 802.3-2012 Clause 45.2.1.78.3中的10G BASE-KR LP coefficient update register bits (152.13)。 | RO/RW | ||
| LP coefficient status[5:0], Lane 0 | [29:24] | 状态报告寄存器反映IP核最近在Lane 0上接收到的控制通道的第二个16-bit字的内容。这些字段定义为：
|
RO | ||
| LP Receiver ready, Lane 0 | [30] | 设置为1，链路伙伴接收器已确认训练完成并已准备接收数据。设置为0，链路伙伴接收器正在请求训练继续。IP核在Lane 0的控制通道比特15中接收该值。 Clause 72.6.10.2.4.4中定义了接收器就绪比特的值。更多有关信息，请参阅IEEE 802.3-2012 Clause 45.2.1.79中的10G BASE-KR LP status report register bits (153.15)。 |
RO | ||
| 0x0D5 | LT VOD setting, Lane 0 | [4:0] | 储存由基于Clause 72驱动的LT系数更新逻辑训练的最近TX VOD设置。其反映调整TX抽头（tap）的Link Partner命令。 | RO | |
| LT Post-tap setting, Lane 0 | [13:8] | 储存由基于Clause 72驱动的LT系数更新逻辑训练的最近TX post-tap设置。其反映调整TX抽头（tap）的Link Partner命令。 | RO | ||
| LT Pre-tap setting, Lane 0 | [20:16] | 储存由基于Clause 72驱动的LT系数更新逻辑训练的最近TX pre-tap设置。其反映调整TX抽头（tap）的Link Partner命令。 | RO | ||
| 0x0D6 | LT VODMAX ovrd, Lane 0 | [4:0] | Lane 0上VMAXRULE参数的覆盖值。使能时，该值是VMAXRULE的替代值以允许channel-by-channel（逐个通道）覆盖器件设置。该功能仅对指定通道的局部器件TX输出有效。 该值必须大于正确操作时的INITMAINVAL参数值。请注意，该功能也会覆盖PREMAINVAL参数值。 |
0x1C (28小数) 用于仿真；0用于硬件 | RW |
| LT VODMAX ovrd Enable, Lane 0 | [5] | 设置为1，使能LT VODMAX ovrd, Lane 0寄存器字段中储存的VMAXRULE参数的覆盖值。 | 1用于仿真；0用于硬件 | RW | |
| LT VODMin ovrd, Lane 0 | [12:8] | Lane 0上VODMINRULE参数的覆盖值。使能时，该值是VMINRULE的替代值以允许channel-by-channel（逐个通道）覆盖器件设置。该覆盖仅对该通道的局部器件TX输出有效。 将要被替代的值必须小于INITMAINVAL参数值，并大于在正确操作中使用的VMINRULE参数值。 |
0x19 (25小数) 用于仿真；0用于硬件 | RW | |
| LT VODMin ovrd Enable, Lane 0 | [13] | 设置为1，使能LT VODMin ovrd, Lane 0寄存器字段中储存的VODMINRULE参数的覆盖值。 | 1用于仿真；0用于硬件 | RW | |
| LT VPOST ovrd, Lane 0 | [21:16] | Lane 0上VPOSTRULE参数的覆盖值。使能后，替代VPOSTRULE的该值允许channel-by-channel（逐个通道）覆盖器件设置。该覆盖仅对该通道的局部器件TX输出有效。 被代替的值必须大于正确运行中使用的INITPOSTVAL参数值。 |
6用于仿真；0用于硬件 | RW | |
| LT VPOST ovrd Enable, Lane 0 | [22] | 设置为1，使能储存在LT VPOST ovrd, Lane 0寄存器字段中的VPOSTRULE参数的覆盖值。 | 1用于仿真；0用于硬件 | RW | |
| LT Vpre ovrd, Lane 0 | [28:24] | Lane 0上VPRERULE参数的覆盖值。使能时，替代VPOSTRULE参数的值允许channel-by-channel覆盖器件设置。该覆盖仅对本通道中局部器件TX输出有效。 要被替代的值必须大于正常运行中使用的INITPREVAL参数值。 |
4用于仿真；0用于硬件 | RW | |
| LT VPre ovrd Enable, Lane 0 | [29] | 设置为1，使能储存在LT VPre ovrd, Lane 0寄存器字段中VPRERULE参数的覆盖值。 | 1用于仿真；0用于编译 | RW | |
| 0xE0 |
寄存器0xD3指向Lane 0。该寄存器，寄存器0xE0, 等效于Lane 1链路训练寄存器0xD3。 |
RW |
|||
| 0xE1 |
寄存器0xD4指向Lane 0。该寄存器，寄存器0xE1, 等效于Lane 1链路训练寄存器0xD4。 |
R / RW |
|||
| 0xE2 |
寄存器0xD5指向Lane 0。该寄存器，寄存器0xE2, 等效于Lane 1链路训练寄存器0xD5。 |
RO |
|||
| 0xE3 |
寄存器0xD6指向Lane 0。该寄存器，寄存器0xE3, 等效于Lane 1链路训练寄存器0xD6。 |
RW |
|||
| 0xE4 |
该寄存器等效于Lane 2链接训练的寄存器0xD3。 |
RW |
|||
| 0xE5 |
该寄存器等效于Lane 2链接训练的寄存器0xD4。 |
R / RW |
|||
| 0xE6 |
该寄存器等效于Lane 2链接训练的寄存器0xD5。 |
RO |
|||
| 0xE7 |
该寄存器等效于Lane 2链接训练的寄存器0xD6。 |
RW |
|||
| 0xE8 |
该寄存器等效于Lane 3链接训练的寄存器0xD3。 |
RW |
|||
| 0xE9 |
该寄存器等效于Lane 3链接训练的寄存器0xD4。 |
R / RW |
|||
| 0xEA |
该寄存器等效于Lane 3链接训练的寄存器0xD5。 |
RO |
|||
| 0xEB |
该寄存器等效于Lane 3链接训练的寄存器0xD6[0]。 |
RW |
|||