2020.10.05 |
20.3 |
19.1.0 |
- 将重配置地址宽度从reconfig_address[10:0]更正为reconfig_address[12:0]。
- 从 Intel Stratix 10 LL 40GbE IP核参数:40GBASE-KR4/CR4 Tab表格中删除已过时的Use debug CPU参数。
- 修改流程控制信号表格以更新以下信号说明:
- pause_insert_tx0[(FCQN-1):0]
- pause_insert_tx1[(FCQN-1):0]
- pause_insert_rx[(FCQN-1):0]
- 添加了新部分:Ethernet套件概述.
|
2020.06.22 |
20.2 |
19.10 |
- 更新了 Intel Stratix 10 LL 40GbE IP核参数:主选项卡表格,以包含以下参数:
- Enable MAC flow control
- Number of queues in priority flow control
- Enable JTAG to Avalon Master Bridge
- 更新了 Intel Stratix 10 LL 40GbE信号和接口图示:
- 添加缺少的流程控制信号
- 删除了单向支持和链路故障信号。
- 添加了新部分:流程控制接口。
- 从 Avalon® Memory-Mapped Interface接口表格删除了undirectional_en和link_fault_gen_en信号。
- 在PHY Registers表格中添加了EIO_RX_SOFT_PURGE_S寄存器说明。
- 在 Avalon® 存储器映射管理接口表格中修改了clk_status频率范围。该时钟的频率为100-161 MHz。
|
2019.12.13 |
19.3 |
19.1.0 |
- 在收发器重配置信号部分添加了注释,以阐明自适应支持。
- 将Qsys更名为Platform Designer (Standard)。
|
2019.09.30 |
19.3 |
19.1.0 |
- 以Native PHY Debug Master Endpoint (NPDME)更换Altera Debug Master Endpoint (ADME)。
- 从 Intel® Stratix® 10 LL 40 GbE IP Core参数:40GBASE-KR4/CR4选项卡表格的Auto-Negotiation Master参数中删除了注释。
- 添加 Intel® Stratix® 10低延迟40G Ethernet FPGA IP核用户指南存档。
- 在调试链路部分添加了Ethernet Link Inspector支持。
- 从 Intel Stratix 10 LL 40GbE IP Core和Low Latency 40GbE IP Core主要不同表格中删除了提及1588 PTP支持的内容。
|