低延迟40-Gbps以太网 Intel® Stratix® 10 IP核用户指南

下载 PDF
ID 683600
日期 10/05/2020
Public
文档目录
文档目录 x
1. 数据表 2. Intel Stratix 10 LL 40GbE IP核参数 3. 启用 4. 功能说明 5. 复位 6. 接口和信号说明 7. 控制，状态和统计寄存器说明 8. 调试链路 9. Ethernet套件 10. Intel® Stratix® 10低延迟40GbE IP核用户指南存档 11. Intel Stratix 10 LL 40GbE IP核和面向Arria 10器件的低延迟40GbE IP核之间的不同 12. 文档修订历史
1. 数据表 x
1.1. Intel Stratix 10 LL 40GbE IP核支持的功能 1.2. Intel Stratix 10 LL 40GbE核器件系列和速度等级支持 1.3. 资源利用率 1.4. 发布信息
1.2. Intel Stratix 10 LL 40GbE核器件系列和速度等级支持 x
1.2.1. 器件系列支持 1.2.2. Intel Stratix 10 LL 40GbE IP核器件速度等级支持
3. 启用 x
3.1. Intel® FPGA IP核安装和许可 3.2. 指定 Intel Stratix 10 LL 40GbE IP核参数和选项 3.3. 仿真IP核 3.4. 生成的文件结构 3.5. 将您的IP核集成到设计中 3.6. Intel Stratix 10 LL 40GbE IP核测试台 3.7. 编译完整设计和编程FPGA
3.5. 将您的IP核集成到设计中 x
3.5.1. 管脚约束 3.5.2. 添加收发器PLL 3.5.3. 40GBASE-KR4/CR4实例的时钟请求 3.5.4. 添加外部TX MAC PLL 3.5.5. Intel Stratix 10 LL 40GbE核布局设置
3.6. Intel Stratix 10 LL 40GbE IP核测试台 x
3.6.1. 了解测试台行为
4. 功能说明 x
4.1. Intel Stratix 10 LL 40GbE IP核功能说明 4.2. 用户接口到以太网传输
4.1. Intel Stratix 10 LL 40GbE IP核功能说明 x
4.1.1. Intel Stratix 10 LL 40GbE核TX MAC数据路径 4.1.2. Intel Stratix 10 LL 40GbE Core RX MAC数据路径 4.1.3. 链路故障信号接口 4.1.4. Intel® Stratix® 10 低延迟40GBASE-KR4 IP核实例
4.1.1. Intel Stratix 10 LL 40GbE核TX MAC数据路径 x
4.1.1.1. 帧填充 4.1.1.2. 前导码插入 4.1.1.3. Inter-Packet Gap生成和插入 4.1.1.4. 帧校验序列（CRC-32）插入
4.1.2. Intel Stratix 10 LL 40GbE Core RX MAC数据路径 x
4.1.2.1. IP核前导码处理 4.1.2.2. IP核严格SFD检查 4.1.2.3. 长度/类型字段处理 4.1.2.4. RX CRC校验和动态转发
4.1.2.3. 长度/类型字段处理 x
4.1.2.3.1. 长度检查
4.2. 用户接口到以太网传输 x
4.2.1. 传输顺序 4.2.2. TX和RX数据路径上的比特顺序
6. 接口和信号说明 x
6.1. TX MAC接口到用户逻辑 6.2. RX MAC接口到用户逻辑 6.3. 收发器 6.4. 收发器重配置信号 6.5. Avalon® 存储器映射管理接口 6.6. 其他状态和调试信号 6.7. 复位信号 6.8. 时钟 6.9. 流程控制接口
7. 控制，状态和统计寄存器说明 x
7.1. Intel® Stratix® 10 LL 40GBASE-KR4/CR4寄存器 7.2. PHY寄存器 7.3. TX MAC寄存器 7.4. RX MAC寄存器 7.5. 统计寄存器
7.5. 统计寄存器 x
7.5.1. TX统计寄存器 7.5.2. RX统计寄存器
9. Ethernet套件 x
9.1. 功能
1. 数据表
2. Intel Stratix 10 LL 40GbE IP核参数
3. 启用
4. 功能说明
5. 复位
6. 接口和信号说明
7. 控制，状态和统计寄存器说明
8. 调试链路
9. Ethernet套件
10. Intel® Stratix® 10低延迟40GbE IP核用户指南存档
11. Intel Stratix 10 LL 40GbE IP核和面向Arria 10器件的低延迟40GbE IP核之间的不同
12. 文档修订历史

7.4. RX MAC寄存器

表 28.  RX MAC寄存器
地址 名称 说明 复位 访问权限
0x500 RXMAC_REVID

Stratix 10 40GbE IP核的RX MAC版本ID

 0x0627 2016 RO
0x501 RXMAC_SCRATCH 可用于测试的Scratch寄存器。 0x0000 0000 RW
0x502 RXMAC_NAME_0

IP核实例标识符字符串的首4个字符，“40gMACRxCSR”。

 0x3430 674D

RO
0x503 RXMAC_NAME_1 IP核实例标识符字符串的后4个字符，"ACRx”。 0x4143 5278

RO
0x504 RXMAC_NAME_2 IP核实例标识符字符串的末尾4个字符，“0CSR”。“0”未打印。 0x0043 5352

RO
0x506 MAX_RX_SIZE_CONFIG 指定可用的最大帧长度。当接收到的帧长度超出该寄存器值时，MAC置位 l2_rx_error[3]。

如果IP核接收到大于寄存器中指定字节数的以太网帧，则IP核把统计寄存器加入，并增加64-bit CNTR_RX_OVERSIZE计数器的计数。

0xXXXX 2580 4

RW
0x507 MAC_CRC_CONFIG RX CRC转发配置寄存器。以下编码定义为：
  • 1'b0: 移除RX CRC，不将其发送到RX客户端接口
  • 1'b1: 保留RX CRC，将其转发到RX客户端接口
无论哪种情况，IP核都会检查传入的RX CRC和标记错误。 		31'hX1'b0 4

RW
0x508 LINK_FAULT

链路故障状态寄存器

  • Bit[0]: 局部故障状态比特。
  • Bit[1]: 远程故障状态比特。

对于一般（非单向）Link Fault，执行IEEE 802.3 BA Ethernet Clause 81.3.4.

对于单向Link Fault，执行IIEEE 802.3 Ethernet Clause 66。

30'hX2'b00 4

RO
0x50A RX_MAC_CONTROL RX MAC Control Register。以下比特定义为：
  • Bit[4]:前导码检查。Strict SFD检查选项可将每个数据包参数前导码与0x555555555555进行比较。仅当启用 Enable Strict SFD check 时，则该字段才可用。
  • Bit[3]: SFD检查。Strict SFD检查选项将每个SFD字节与进行比较。 仅在启用 Enable Strict SFD check 时该字段才可用。
  • Bit [1]: VLAN检测禁用。默认情况下，该比特解除置位，表示VLAN检测已使能。
 30'h0_2'b0X 4 RW
4 X表示"Don't Care"。
二级标题