仅对英特尔可见 — GUID: jqd1613595156153
Ixiasoft
1. 有关用于PCI Express的 英特尔® FPGA R-tile Avalon® Streaming IP
2. IP架构和功能描述
3. 高级特性
4. 接口
5. 参数
6. 故障排查/调试
7. 用于 PCI Express* 的 英特尔® FPGA R-tile Avalon® Streaming IP用户指南存档
8. 用于PCI Express的英特尔FPGA R-tile Avalon® Streaming IP用户指南文档修订历史
A. 配置空间寄存器
B. 根端口枚举
C. Endpoint模式下Address Translation Services(ATS)的实现
D. TLP Bypass模式下转发到用户应用的数据包
E. R-Tile Avalon Streaming Intel FPGAIP for PCI Express支持的掩膜裕量
3.2.2.5.1. VirtIO Common Configuration Capability寄存器(地址: 0x012)
3.2.2.5.2. VirtIO Common Configuration Capability寄存器(地址: 0x013)
3.2.2.5.3. VirtIO Common Configuration BAR Offset寄存器(地址: 0x014)
3.2.2.5.4. VirtIO Common Configuration Structure Length寄存器(地址0x015)
3.2.2.5.5. VirtIO Notifications Capability寄存器(地址:0x016)
3.2.2.5.6. VirtIO Notifications BAR Indicator寄存器(地址:0x017)
3.2.2.5.7. VirtIO Notifications BAR Offset寄存器(地址:0x018)
3.2.2.5.8. VirtIO Notifications Structure长度寄存器(地址:0x019)
3.2.2.5.9. VirtIO Notifications Notify Off Multiplier寄存器 (Address: 0x01A)
3.2.2.5.10. VirtIO ISR Status Capability寄存器(地址:0x02F)
3.2.2.5.11. VirtIO ISR Status BAR Indicator寄存器(地址:0x030)
3.2.2.5.12. VirtIO ISR Status BAR Offset寄存器(地址:0x031)
3.2.2.5.13. VirtIO ISR Status Structure长度寄存器(地址:0x032)
3.2.2.5.14. VirtIO Device Specific Capability寄存器(地址:0x033)
3.2.2.5.15. VirtIO Device Specific BAR Indicator寄存器(地址:0x034)
3.2.2.5.16. VirtIO Device Specific BAR Offset寄存器(地址:0x035)
3.2.2.5.17. VirtIO Device Specific Structure长度寄存器(地址:0x036)
3.2.2.5.18. VirtIO PCI Configuration Access Capability寄存器(地址:0x037)
3.2.2.5.19. VirtIO PCI Configuration Access BAR Indicator寄存器(地址:0x038)
3.2.2.5.20. VirtIO PCI Configuration Access BAR Offset寄存器(地址:0x039)
3.2.2.5.21. VirtIO PCI Configuration Access Structure长度寄存器(地址:0x03A)
3.2.2.5.22. VirtIO PCI Configuration Access Data寄存器(地址:0x03B)
4.3.1. Avalon® Streaming接口
4.3.2. 精确时间测量(PTM)接口(仅Endpoint)
4.3.3. 中断接口
4.3.4. 硬IP重配置接口
4.3.5. 错误(Error)接口
4.3.6. Completion Timeout接口
4.3.7. 配置拦截接口
4.3.8. 电源管理接口(Power Management Interface)
4.3.9. Hard IP状态接口
4.3.10. Page Request Services (PRS)接口(仅Endpoint)
4.3.11. Function-Level Reset (FLR)接口(仅Endpoint)
4.3.12. SR-IOV VF Error Flag接口(仅Endpoint)
4.3.13. 通用VSEC接口
5.2.3.1. 器件Capabilities
5.2.3.2. VirtIO参数
5.2.3.3. 链路Capabilities
5.2.3.4. Legacy中断管脚寄存器
5.2.3.5. MSI Capabilities
5.2.3.6. MSI-X Capabilities
5.2.3.7. 插槽Capabilities
5.2.3.8. Latency Tolerance Reporting (LTR)
5.2.3.9. Process Address Space ID (PASID)
5.2.3.10. 器件序列号Capability
5.2.3.11. Page Request Service (PRS)
5.2.3.12. Access Control Service (ACS)
5.2.3.13. 电源管理
5.2.3.14. Vendor Specific Extended Capability (VSEC,供应商指定扩展性能)寄存器
5.2.3.15. TLP Processing Hints (TPH)
5.2.3.16. Address Translation Services (ATS) Capabilities
5.2.3.17. Precision Time Measurement (PTM)
仅对英特尔可见 — GUID: jqd1613595156153
Ixiasoft
2.2.2. 复位
请遵循如下指南,完成对R-Tile Avalon® Streaming 英特尔® FPGA IP for PCI Express的正确复位实现:
- pin_perst_n信号影响整个R-Tile。切换pin_perst_n将影响所有有效运行的内核。
- 使用Configuration Mode 1 (仅2x8 Endpoint) 并基于Intel Quartus工程中使用的OPN时,您有其他PERST# 管脚:pin_perst0和 pin_perst1,以分别独立复位port 0和port 1。请参阅Independent PERST pin了解更多信息,并且OPN支持该功能。
注意:请参阅 Intel Agilex® 7 Device Family Pin Connection Guidelines了解关于正确实现和使用pin_perst0和pin_perst1的其他信息。
- 使用如下Configuration Mode时,pin_perst_n信号必须认证refclk0和refclk1均已使能:
- Configuration Mode 0 (1x16)
- Configuration Mode 1 (2x8)以及参数Enable Independent perst pins设置为禁用
- Configuration Mode 2 (4x4)
为了避免其中一个参考时钟未能及时进入稳定状态,请在该参考时钟进入稳定状态后将pin_perst_n解除置位。
- 使用Configuration Mode 1 (仅2x8 Endpoint )以及参数Enable Independent perst pins设置为使能时,pin_perst0必须认证refclk0稳定性,并且pin_perst1必须认证refclk1稳定性。
- R-Tile Avalon® Streaming 英特尔® FPGA IP for PCIe中Autonomous模式功能需要pin_perst_n置位。在Autonomous模式(默认使能)中,IP可以在pin_perst_n释放后成功链接,无论FPGA架构配置如何,然后发出Completion TLP并设置Configuration Retry Status (CRS)直到FPGA架构被配置并准备就绪。
- 功能层复位期间,或者在功能层复位完成之前,应该避免pin_perst_n置位,因为可能会影响链路训练过程。如果发生该情况,需要一次冷复位以正确完成链路训练过程。
- 从R-Tile Avalon® Streaming Intel FPGA IP for PCI Express来的pX_reset_status_n_o信号包括一个与连续(back-to-back)pin_perst_n置位数量相关的积累特征。每个back-to-back pin_perst_n事件会被排列成队并一个接一个执行,这样就会影响其消耗在将R-Tile Avalon® Streaming Intel FPGA IP for PCI Express从复位中退出和将pX_reset_status_n_o信号解除置位的时间。关于pX_reset_status_n_o信号的其他信息,请参阅复位。