仅对英特尔可见 — GUID: zde1623954579484
Ixiasoft
1. 有关用于PCI Express的 英特尔® FPGA R-tile Avalon® Streaming IP
2. IP架构和功能描述
3. 高级特性
4. 接口
5. 参数
6. 故障排查/调试
7. 用于 PCI Express* 的 英特尔® FPGA R-tile Avalon® Streaming IP用户指南存档
8. 用于PCI Express的英特尔FPGA R-tile Avalon® Streaming IP用户指南文档修订历史
A. 配置空间寄存器
B. 根端口枚举
C. Endpoint模式下Address Translation Services(ATS)的实现
D. TLP Bypass模式下转发到用户应用的数据包
E. R-Tile Avalon Streaming Intel FPGAIP for PCI Express支持的掩膜裕量
3.2.2.5.1. VirtIO Common Configuration Capability寄存器(地址: 0x012)
3.2.2.5.2. VirtIO Common Configuration Capability寄存器(地址: 0x013)
3.2.2.5.3. VirtIO Common Configuration BAR Offset寄存器(地址: 0x014)
3.2.2.5.4. VirtIO Common Configuration Structure Length寄存器(地址0x015)
3.2.2.5.5. VirtIO Notifications Capability寄存器(地址:0x016)
3.2.2.5.6. VirtIO Notifications BAR Indicator寄存器(地址:0x017)
3.2.2.5.7. VirtIO Notifications BAR Offset寄存器(地址:0x018)
3.2.2.5.8. VirtIO Notifications Structure长度寄存器(地址:0x019)
3.2.2.5.9. VirtIO Notifications Notify Off Multiplier寄存器 (Address: 0x01A)
3.2.2.5.10. VirtIO ISR Status Capability寄存器(地址:0x02F)
3.2.2.5.11. VirtIO ISR Status BAR Indicator寄存器(地址:0x030)
3.2.2.5.12. VirtIO ISR Status BAR Offset寄存器(地址:0x031)
3.2.2.5.13. VirtIO ISR Status Structure长度寄存器(地址:0x032)
3.2.2.5.14. VirtIO Device Specific Capability寄存器(地址:0x033)
3.2.2.5.15. VirtIO Device Specific BAR Indicator寄存器(地址:0x034)
3.2.2.5.16. VirtIO Device Specific BAR Offset寄存器(地址:0x035)
3.2.2.5.17. VirtIO Device Specific Structure长度寄存器(地址:0x036)
3.2.2.5.18. VirtIO PCI Configuration Access Capability寄存器(地址:0x037)
3.2.2.5.19. VirtIO PCI Configuration Access BAR Indicator寄存器(地址:0x038)
3.2.2.5.20. VirtIO PCI Configuration Access BAR Offset寄存器(地址:0x039)
3.2.2.5.21. VirtIO PCI Configuration Access Structure长度寄存器(地址:0x03A)
3.2.2.5.22. VirtIO PCI Configuration Access Data寄存器(地址:0x03B)
4.3.1. Avalon® Streaming接口
4.3.2. 精确时间测量(PTM)接口(仅Endpoint)
4.3.3. 中断接口
4.3.4. 硬IP重配置接口
4.3.5. 错误(Error)接口
4.3.6. Completion Timeout接口
4.3.7. 配置拦截接口
4.3.8. 电源管理接口(Power Management Interface)
4.3.9. Hard IP状态接口
4.3.10. Page Request Services (PRS)接口(仅Endpoint)
4.3.11. Function-Level Reset (FLR)接口(仅Endpoint)
4.3.12. SR-IOV VF Error Flag接口(仅Endpoint)
4.3.13. 通用VSEC接口
5.2.3.1. 器件Capabilities
5.2.3.2. VirtIO参数
5.2.3.3. 链路Capabilities
5.2.3.4. Legacy中断管脚寄存器
5.2.3.5. MSI Capabilities
5.2.3.6. MSI-X Capabilities
5.2.3.7. 插槽Capabilities
5.2.3.8. Latency Tolerance Reporting (LTR)
5.2.3.9. Process Address Space ID (PASID)
5.2.3.10. 器件序列号Capability
5.2.3.11. Page Request Service (PRS)
5.2.3.12. Access Control Service (ACS)
5.2.3.13. 电源管理
5.2.3.14. Vendor Specific Extended Capability (VSEC,供应商指定扩展性能)寄存器
5.2.3.15. TLP Processing Hints (TPH)
5.2.3.16. Address Translation Services (ATS) Capabilities
5.2.3.17. Precision Time Measurement (PTM)
仅对英特尔可见 — GUID: zde1623954579484
Ixiasoft
2.2. PCIe Hard IP模式
该模式下,可以配置PCIe Hard IP中的4个核(1个x16核,1个x8核和2个x4核) 来支持如下拓扑:
配置模式 | Native IP模式 | Endpoint (EP) / Root Port (RP) / TLP Bypass (BP) | 有效Hard IP Core |
---|---|---|---|
Configuration Mode 0 | Gen3 x16或Gen4 x16或Gen5 x16 | EP/RP/BP | x16 |
Configuration Mode 1 | Gen3 x8/Gen3 x8或Gen4 x8/Gen4 x8或Gen5 x8/Gen5 x8 | EP/RP/BP | x16, x8 |
Configuration Mode 2 | Gen3 x4/Gen3 x4/Gen3 x4/Gen3 x4或Gen4 x4/Gen4 x4/Gen4 x4/Gen4 x4或Gen5 x4/Gen5 x4/Gen5 x4/Gen5 x4 | EP/RP/BP | x16, x8, x4_0, x4_1 |
Configuration Mode 3 | PIPE Direct(最多16个通道) | N/A | 无 |
Configuration Mode 0中,仅x16核有效,并且该核在x16模式下运行(在Gen3,Gen4或Gen5中)。
Configuration Mode 1中,x16核和x8核有效,并且作为两个Gen3 x8核,两个Gen4 x8核或者两个Gen5 x8核运行。
注: Configuration Mode 1中,当您仅使用其中一个x8分叉(bifurcated)端口时,必须确保另一个分叉端口的lane没有物理连接。如果您将两个x8分叉端口都连接到x16 Root Port/Switch器件,则不确定将会训练哪一个x8端口。
Configuration Mode 2中,全部4个核(x16、x8、x4_0、x4_1)都有效,并且作为四个Gen3 x4核,四个Gen4 x4核或者四个Gen5 x4核运行。
注: Configuration Mode 2中,对于最新发布的英特尔 Quartus Prime,已将后缀为R0的AGI OPN的x4_0核禁用。这些器件在Configuration Mode 2下,最多3个有效x4核(这些有效核是x16、x8和x4_1核,全部配置为x4核)。然而,AGI OPN编号中带有R2或R3后缀的器件,可在Configuration Mode 2时AGM OPN支持有效的x16、x8、x4_1和x4_0核。有关OPN解码的更多详细信息,请参阅 英特尔Agilex® 7 FPGA和SoC器件概述中的可用选项部分。
每个核都有自己的 Avalon® -ST接口来使用用户逻辑。对FPGA架构显现的IP-to-User Logic接口的数量因配置模式而异。