仅对英特尔可见 — GUID: tky1650675613822
Ixiasoft
1. 有关用于PCI Express的 英特尔® FPGA R-tile Avalon® Streaming IP
2. IP架构和功能描述
3. 高级特性
4. 接口
5. 参数
6. 故障排查/调试
7. 用于 PCI Express* 的 英特尔® FPGA R-tile Avalon® Streaming IP用户指南存档
8. 用于PCI Express的英特尔FPGA R-tile Avalon® Streaming IP用户指南文档修订历史
A. 配置空间寄存器
B. 根端口枚举
C. Endpoint模式下Address Translation Services(ATS)的实现
D. TLP Bypass模式下转发到用户应用的数据包
E. R-Tile Avalon Streaming Intel FPGAIP for PCI Express支持的掩膜裕量
3.2.2.5.1. VirtIO Common Configuration Capability寄存器(地址: 0x012)
3.2.2.5.2. VirtIO Common Configuration Capability寄存器(地址: 0x013)
3.2.2.5.3. VirtIO Common Configuration BAR Offset寄存器(地址: 0x014)
3.2.2.5.4. VirtIO Common Configuration Structure Length寄存器(地址0x015)
3.2.2.5.5. VirtIO Notifications Capability寄存器(地址:0x016)
3.2.2.5.6. VirtIO Notifications BAR Indicator寄存器(地址:0x017)
3.2.2.5.7. VirtIO Notifications BAR Offset寄存器(地址:0x018)
3.2.2.5.8. VirtIO Notifications Structure长度寄存器(地址:0x019)
3.2.2.5.9. VirtIO Notifications Notify Off Multiplier寄存器 (Address: 0x01A)
3.2.2.5.10. VirtIO ISR Status Capability寄存器(地址:0x02F)
3.2.2.5.11. VirtIO ISR Status BAR Indicator寄存器(地址:0x030)
3.2.2.5.12. VirtIO ISR Status BAR Offset寄存器(地址:0x031)
3.2.2.5.13. VirtIO ISR Status Structure长度寄存器(地址:0x032)
3.2.2.5.14. VirtIO Device Specific Capability寄存器(地址:0x033)
3.2.2.5.15. VirtIO Device Specific BAR Indicator寄存器(地址:0x034)
3.2.2.5.16. VirtIO Device Specific BAR Offset寄存器(地址:0x035)
3.2.2.5.17. VirtIO Device Specific Structure长度寄存器(地址:0x036)
3.2.2.5.18. VirtIO PCI Configuration Access Capability寄存器(地址:0x037)
3.2.2.5.19. VirtIO PCI Configuration Access BAR Indicator寄存器(地址:0x038)
3.2.2.5.20. VirtIO PCI Configuration Access BAR Offset寄存器(地址:0x039)
3.2.2.5.21. VirtIO PCI Configuration Access Structure长度寄存器(地址:0x03A)
3.2.2.5.22. VirtIO PCI Configuration Access Data寄存器(地址:0x03B)
4.3.1. Avalon® Streaming接口
4.3.2. 精确时间测量(PTM)接口(仅Endpoint)
4.3.3. 中断接口
4.3.4. 硬IP重配置接口
4.3.5. 错误(Error)接口
4.3.6. Completion Timeout接口
4.3.7. 配置拦截接口
4.3.8. 电源管理接口(Power Management Interface)
4.3.9. Hard IP状态接口
4.3.10. Page Request Services (PRS)接口(仅Endpoint)
4.3.11. Function-Level Reset (FLR)接口(仅Endpoint)
4.3.12. SR-IOV VF Error Flag接口(仅Endpoint)
4.3.13. 通用VSEC接口
5.2.3.1. 器件Capabilities
5.2.3.2. VirtIO参数
5.2.3.3. 链路Capabilities
5.2.3.4. Legacy中断管脚寄存器
5.2.3.5. MSI Capabilities
5.2.3.6. MSI-X Capabilities
5.2.3.7. 插槽Capabilities
5.2.3.8. Latency Tolerance Reporting (LTR)
5.2.3.9. Process Address Space ID (PASID)
5.2.3.10. 器件序列号Capability
5.2.3.11. Page Request Service (PRS)
5.2.3.12. Access Control Service (ACS)
5.2.3.13. 电源管理
5.2.3.14. Vendor Specific Extended Capability (VSEC,供应商指定扩展性能)寄存器
5.2.3.15. TLP Processing Hints (TPH)
5.2.3.16. Address Translation Services (ATS) Capabilities
5.2.3.17. Precision Time Measurement (PTM)
仅对英特尔可见 — GUID: tky1650675613822
Ixiasoft
2.2.2.3.1. 使用独立GPIO PERST时的REFCLK和PERST指南
- 在Configuration Mode 0 (1x16)下,有可用的独立PERST和独立REFCLK是通过:
- 来自连接refclk0和refclk1的单个时钟源的时钟。
- 从pin_perst_n来的复位。
- 在Configuration Mode 1 (2x8)中,独立的PERST和REFCLK的条件为:
- Port 0 (P0):
- 从refclk0来的时钟源。
- 复位源可以从pin_perst_n,p0_cold_perst_n_i或者p0_warm_perst_n_i来。
- Port 1 (P1):
- 从refclk1来的时钟源。
- 可以从pin_perst_n,p1_cold_perst_n_i或者p1_warm_perst_n_i来的复位源。
- refclk0需要始终保持活跃。建议为此用例使用单独的参考时钟架构。请参阅PCI Express Base Specification 5.0了解有关此架构的更多详细信息。
- 如Independent PERST部分所述,相比于pX_cold_perst_n_i或pX_warm_perst_n_i,pin_perst_n具有最高的复位优先级,并且切换pin_perst_n会影响所有端口。
- Port 0 (P0):
- Configuration Mode 2 (4x4)中,有独立PERST功能可用,但REFCLK不是独立的。
- Port 0 (P0):
- 时钟源来自refclk0。
- 可以从pin_perst_n,p0_cold_perst_n_i或者p0_warm_perst_n_i复位。
- Port 1 (P1):
- 时钟源来自refclk1。
- 可以从pin_perst_n,p1_cold_perst_n_i或者p1_warm_perst_n_i复位。
- Port 2 (P2):
- 时钟源来自refclk0。
- 可以从pin_perst_n,p2_cold_perst_n_i或者p2_warm_perst_n_i复位。
- Port 3 (P3):
- 时钟源来自refclk1。
- 可以从pin_perst_n,p3_cold_perst_n_i或者p3_warm_perst_n_i复位。
- refclk0和refclk1都需要始终保持活跃。建议为此用例使用单独的参考时钟架构。请参阅PCI Express Base Specification 5.0了解关于此架构的更多详细信息。
- 如Independent PERST部分中所述,相比于pX_cold_perst_n_i或pX_warm_perst_n_i,pin_perst_n具有最高复位优先级,并且切换pin_perst_n会影响所有端口。
- Port 0 (P0):