仅对英特尔可见 — GUID: msn1613079065191
Ixiasoft
仅对英特尔可见 — GUID: msn1613079065191
Ixiasoft
4.3.1.4.2. Avalon® Streaming TX接口pX_tx_st_ready_o行为
以下时序图说明了pX_tx_st_ready_o的行为,对其解除置位以暂停向R-Tile PCI Express IP核的数据发送,然后重新被置位。 pX_tx_st_ready_o被解除置位后(从标有字母a的点开始到标有字母b的点),应用程序逻辑解除置位pX_tx_stN_valid_i16个时钟周期。这就是允许的pX_tx_st_ready_o和pX_tx_stN_valid_i之间最大时钟周期数。
当R-Tile PCI Express IP核重新置位pX_tx_st_ready_o信号(标有字母的点c到标有字母的点d),必须考虑以下两种情况:
情况1:如果存在由于解除置位pX_tx_st_ready_o而被暂停的TLP,则在pX_tx_st_ready_o置位后,pX_tx_stN_valid_i走高的最大时钟周期数为一(如下图所示)。
情况2:如果部存在因为解除置位pX_tx_st_ready_o而导致TLP暂停的情况,则无此要求,只要有可发送的TLP,应用程序逻辑就能重新置位pX_tx_stN_valid_i。
应用程序一定不能对pX_tx_stN_sop_i和pX_tx_stN_eop_i之间的pX_tx_stN_valid_i解除置位,除非在解除置位pX_tx_st_ready_o后显示存在从R-Tile PCIe IP来的背压。