仅对英特尔可见 — GUID: hhe1602621619359
Ixiasoft
仅对英特尔可见 — GUID: hhe1602621619359
Ixiasoft
4.3.4. 硬IP重配置接口
该接口是一个包括32位地址总线和8位数据总线的 Avalon® -MM从接口。可使用该接口动态修改配置寄存器的值。请注意,在热复位或冷复位后,将丢失通过该接口对Hard IP配置寄存器做出的更改,因为这些寄存器恢复到默认值。
Root Port模式下,应用逻辑使用该接口访问其PCIe配置空间来执行链路控制功能,例如,Hot Reset,链路禁用或者链路重新训练。
TLP Bypass模式中,Hard IP将接收到的Type0/1 Configuration请求TLP转发到应用逻辑,而应用逻辑则一定以Successful Completion (SC)、Unsupported Request (UR)、Configuration Request Retry Status (CRS)或Completer Abort (CA)Completion TLP的Completion TLP状态予以响应。如果接收到的Configuration 请求TLP需要更新PCIe配置空间寄存器,则应用逻辑需要使用Hard IP Reconfiguration接口访问该PCIe配置空间寄存器。
信号名称 | 方向 | 描述 | EP/RP/BP | 时钟 |
---|---|---|---|---|
pX_hip_reconfig_readdata_o[7:0]其中X = 0, 1, 2, 3 | 输出 | Avalon® -MM读数据输出 | EP/RP/BP | slow_clk |
pX_hip_reconfig_readdatavalid_o其中X = 0, 1, 2, 3 | 输出 | Avalon® -MM读数据有效。置位后,该信号指示hip_reconfig_readdata_o[7:0]上的数据有效。 | EP/RP/BP | slow_clk |
pX_hip_reconfig_write_i其中X = 0, 1, 2, 3 | 输入 | Avalon® -MM写使能 | EP/RP/BP | slow_clk |
pX_hip_reconfig_read_i其中X = 0, 1, 2, 3 | 输入 | Avalon® -MM读使能。
注: 该接口不可以流水线化。用户应用必须等待hip_reconfig_readdata_o[7:0]上当前读取的数据返回后才开始另一个读操作。
|
EP/RP/BP | slow_clk |
pX_hip_reconfig_address_i[31:0]其中X = 0, 1, 2, 3 执行读操作时的Hard IP重配置接口 | 输入 | Avalon® -MM重配置地址。
注:
以下是pX_hip_reconfig_address_i[31:0]总线的映射:
|
EP/RP/BP | slow_clk |
pX_hip_reconfig_writedata_i[7:0]其中X = 0, 1, 2, 3 | 输入 | Avalon® -MM写数据输入。 | EP/RP/BP | slow_clk |
pX_hip_reconfig_waitrequest_o其中X = 0, 1, 2, 3 | 输出 | 置位后,该信号指示IP核尚未准备好响应请求。 | EP/RP/BP | slow_clk |
例如,执行读操作时的Hard IP Reconfiguration接口显示了以Gen5 x16模式配置并启用单个物理功能的R-Tile Avalon Streaming Intel FPGA IP for PCIe,在对Link Status Register的Current Link Speed和Negotiated Link Width字段执行读操作时,Hard IP Reconfiguration接口的行为。有关配置空间寄存器的更多详细信息,请参阅配置空间寄存器。