仅对英特尔可见 — GUID: ulp1503077986521
Ixiasoft
2.3.3. 使用Clock Region Assignment来优化时钟约束
Intel® Quartus® Prime软件决定如何分配时钟区域。您可以使用Clock Region assignment覆盖这些assignment,以指定通过全局布线路径布线的信号必须使用指定的时钟区域。
Clock Region assignment使您能够控制时钟区域的布局以进行平面规划。例如,在整个设计迭代过程中,使用Clock Region assignment 来确保器件的特定区域可以访问全局信号。Clock Region assignment也可用于全局信号资源拥塞的情况。通过指定较小的时钟区域大小,此assignment可防止一个信号在排除扇区中使用脊柱时钟(spine clock)资源,这些排除扇区可能会遇到时钟相关的拥塞。
您可以在assignment editor中指定Clock Region assignment。