仅对英特尔可见 — GUID: gkh1549052149365
Ixiasoft
2.5.6. Design Assistant规则类别
每个Design Assistant规则都有一个反映规则类别的唯一的字母数字ID。您可以为特定的编译阶段使能或禁用Design Assistant规则。以下列出了Design Assistant规则的所有类别,并提供了 Intel® Quartus® Prime Help中的规则文档的链接。某些类别是特定于器件的。
规则类别和帮助链接 | 缩写 | 说明 |
---|---|---|
时序收敛规则 | TMC | 时序收敛的规则检查 |
Platform Designer接口规则 | PDI | Platform Designer IP内核和接口的规则检查 |
时钟域交叉规则 | CDC | 时钟域交叉的规则检查 |
时钟规则 | CLK | 时钟的规则检查 |
复位域交叉 | RDC | 复位域交叉的规则检查 |
复位规则 | RES | 复位的规则检查 |
非同步设计结构规则 | NSS | 非同步结构的规则检查 |
信号争用规则 | SGR | 信号争用的规则检查 |
平面布置规则 | FLP | 平面布置的规则检查,例如Logic Lock域和拥塞 |
Intel® Hyperflex™ Retimer规则 (不建议使用) | HRR | Intel® Hyperflex™ 体系结构retimer准备就绪的规则检查 |