仅对英特尔可见 — GUID: paf1612482645878
Ixiasoft
仅对英特尔可见 — GUID: paf1612482645878
Ixiasoft
2.3.3.1. PMA/PCS
R-Tile Avalon® -ST IP for PCI Express包含Physical Medium Attachment (PMA) 和PCI Express Physical Coding Sublayer (PCIe PCS)块用于处理Physical layer (PHY) 包。PMA接收并发送串行lane上的高速串行数据。PCS则充当PMA和PCIe控制器之间的接口,执行数据编码和解码、加扰和解扰、块同步化等功能。仅在使用 PCIe Hard IP模式时,PCS和PCIe控制器才有效。请参阅PIPE Direct模式了解PIPE模式的功能描述。
R-tile PMA由两个八位字节(octet)组成。每个八位字节包含一对发送PLL和8个最高可达到32 GT/s的SerDes lane来执行各种TX和RX功能。
Slow PLL生成Gen1/Gen2速度所需要的发送时钟,而Fast PLL生成 Gen3/Gen4/Gen5速度所需要的时钟。
PMA执行的功能,例如串化/解除串化、时钟数据恢复等,以及Continuous Time Linear Equalizer (CTLE),Decision Feedback Equalizer (DFE)和发送均衡等模拟前端功能。
发送器由3-tap均衡器组成,其中一个tap是pre-cursor(前标),一个tap是main cursor(主标),另一个tap是post-cursor(后标)。
接收器由衰减(ATT),CTLE,Voltage增益放大器(VGA)和适用于Gen3/Gen4/Gen5速度的DFE块组成。PHY支持RX Lane Margining。Lane Margining支持时序和电压迁移。
- 最大时序偏移量:-0.5UI到+0.5UI
- 时序步进数:63
- 不支持Independent left和right时序裕量。
- 不支持Independent Error Sampler(lane裕量可能会在数据流中产生逻辑错误并导致LTSSM进入Recovery状态)。
- 最大电压偏移量:-120mV到+120mV
- 电压步进数:127