仅对英特尔可见 — GUID: ujz1636073251900
Ixiasoft
1. 有关R-tile Avalon® 流 Intel® FPGA IP用于PCI Express
2. IP架构和功能描述
3. 高级功能特性
4. 接口
5. 参数
6. 用于 PCI Express* 的 Intel® FPGA R-tile Avalon® Streaming IP用户指南存档
7. 用于PCI Express的Intel FPGA R-tile Avalon® Streaming IP用户指南文档修订历史
A. 配置空间寄存器
B. 根端口枚举
C. Endpoint模式下Address Translation Services(ATS)的实现
D. TLP Bypass模式下转发到用户应用的数据包
3.2.2.5.1. VirtIO Common Configuration Capability寄存器(地址: 0x012)
3.2.2.5.2. VirtIO Common Configuration Capability寄存器(地址: 0x013)
3.2.2.5.3. VirtIO Common Configuration BAR Offset寄存器(地址: 0x014)
3.2.2.5.4. VirtIO Common Configuration Structure长度寄存器(地址:0x015)
3.2.2.5.5. VirtIO Notifications Capability寄存器(地址:0x016)
3.2.2.5.6. VirtIO Notifications BAR Indicator寄存器(地址:0x017)
3.2.2.5.7. VirtIO Notifications BAR Offset寄存器(地址:0x018)
3.2.2.5.8. VirtIO Notifications Structure长度寄存器(地址:0x019)
3.2.2.5.9. VirtIO Notifications Notify Off Multiplier寄存器(地址:0x01A)
3.2.2.5.10. VirtIO ISR Status Capability寄存器(地址:0x02F)
3.2.2.5.11. VirtIO ISR Status BAR Indicator寄存器(地址:0x030)
3.2.2.5.12. VirtIO ISR Status BAR Offset寄存器(地址:0x031)
3.2.2.5.13. VirtIO ISR Status Structure长度寄存器(地址:0x032)
3.2.2.5.14. VirtIO Device Specific Capability寄存器(地址:0x033)
3.2.2.5.15. VirtIO Device Specific BAR Indicator寄存器(地址:0x034)
3.2.2.5.16. VirtIO Device Specific BAR Offset寄存器(地址:0x035)
3.2.2.5.17. VirtIO Device Specific Structure长度寄存器(地址:0x036)
3.2.2.5.18. VirtIO PCI Configuration Access Capability寄存器(Address: 0x037)
3.2.2.5.19. VirtIO PCI Configuration Access BAR Indicator寄存器(地址:0x038)
3.2.2.5.20. VirtIO PCI Configuration Access BAR Offset寄存器(地址:0x039)
3.2.2.5.21. VirtIO PCI Configuration Access Structure长度寄存器(地址:0x03A)
3.2.2.5.22. VirtIO PCI Configuration Access Data寄存器(地址:0x03B)
4.4.1. Avalon® 流接口
4.4.2. 精确时间测量(PTM)接口(仅端点)
4.4.3. 中断接口
4.4.4. Hard IP重配置接口
4.4.5. Error接口
4.4.6. Completion Timeout接口
4.4.7. Configuration Intercept接口
4.4.8. 电源管理接口
4.4.9. Hard IP状态接口
4.4.10. Page Request Services (PRS)接口(仅Endpoint)
4.4.11. Function-Level Reset (FLR,功能层复位)接口(仅Endpoint)
4.4.12. SR-IOV VF Error Flag接口(仅Endpoint)
4.4.13. 通用VSEC接口
5.2.3.1. 器件Capabilities
5.2.3.2. VirtIO参数
5.2.3.3. 链路Capabilities
5.2.3.4. Legacy中断管脚寄存器
5.2.3.5. MSI Capabilities
5.2.3.6. MSI-X Capabilities
5.2.3.7. 插槽Capabilities
5.2.3.8. Latency Tolerance Reporting (LTR)
5.2.3.9. Process Address Space ID (PASID)
5.2.3.10. 器件序列号Capability
5.2.3.11. Page Request Service (PRS)
5.2.3.12. Access Control Service (ACS)
5.2.3.13. 电源管理
5.2.3.14. Vendor Specific Extended Capability (VSEC,供应商指定扩展性能)寄存器
5.2.3.15. TLP Processing Hints (TPH)
5.2.3.16. Address Translation Services (ATS) Capabilities
5.2.3.17. Precision Time Management (PTM)
仅对英特尔可见 — GUID: ujz1636073251900
Ixiasoft
5.2.3.6. MSI-X Capabilities
参数 | 值 | 默认值 | 描述 |
---|---|---|---|
Enable MSI-X | True/False | False | 使能MSI-X功能。 |
Table Size | 0x0 - 0x7FF(仅2的幂-1的值有效) | 0 | 系统软件读取该字段以确定MSI-X Table的大小<n>,而编码为<n-1>。 例如,返回值2047指示表的大小为2048。该字段为只读。 地址偏移:0x068[26:16] |
Table Offset | 0x0 - 0xFFFFFFFF | 0 | 指向MSI-X table的基底。Table BAR indicator(BIR)中较低的3位被软件设置为0,以组成一个64位四字对齐的偏移(qword-aligned offset)。此字段为只读。 |
Table BAR indicator | 0x0 - 0x5 | 0 | 从Configuration Space的0x10起始处指定由寄存器中的哪个BAR空间将MSI-X table映射到存储器空间。此字段为只读。合法范围是0–5。 |
Pending bit array (PBA) offset | 0x0 - 0xFFFFFFFF | 0 | 用作地址偏移,该地址包含于其中一个功能的基地址寄存器中,并指向MSI-X PBA的底部。PBA BIR中较低的3位被软件设置为0从而组成一个32位qword对齐的偏移。此字段为只读。 |
PBA BAR indicator | 0x0 - 0x5 | 0 | 从Configuration Space的0x10起始处指定该功能的基地址寄存器,该寄存器将MSI-X PBA映射到存储器空间。该字段在被编程后为只读。 |
VF Table size | 0x0 - 0x7FF(仅2的幂-1的值有效) | 0 | 设置VFs的 MSI-X table中entry的数量。不能对VFs禁用MSI-X。设置为1以节省资源。 |