仅对英特尔可见 — GUID: hhe1602621619359
Ixiasoft
1. 有关R-tile Avalon® 流 Intel® FPGA IP用于PCI Express
2. IP架构和功能描述
3. 高级功能特性
4. 接口
5. 参数
6. 用于 PCI Express* 的 Intel® FPGA R-tile Avalon® Streaming IP用户指南存档
7. 用于PCI Express的Intel FPGA R-tile Avalon® Streaming IP用户指南文档修订历史
A. 配置空间寄存器
B. 根端口枚举
C. Endpoint模式下Address Translation Services(ATS)的实现
D. TLP Bypass模式下转发到用户应用的数据包
3.2.2.5.1. VirtIO Common Configuration Capability寄存器(地址: 0x012)
3.2.2.5.2. VirtIO Common Configuration Capability寄存器(地址: 0x013)
3.2.2.5.3. VirtIO Common Configuration BAR Offset寄存器(地址: 0x014)
3.2.2.5.4. VirtIO Common Configuration Structure长度寄存器(地址:0x015)
3.2.2.5.5. VirtIO Notifications Capability寄存器(地址:0x016)
3.2.2.5.6. VirtIO Notifications BAR Indicator寄存器(地址:0x017)
3.2.2.5.7. VirtIO Notifications BAR Offset寄存器(地址:0x018)
3.2.2.5.8. VirtIO Notifications Structure长度寄存器(地址:0x019)
3.2.2.5.9. VirtIO Notifications Notify Off Multiplier寄存器(地址:0x01A)
3.2.2.5.10. VirtIO ISR Status Capability寄存器(地址:0x02F)
3.2.2.5.11. VirtIO ISR Status BAR Indicator寄存器(地址:0x030)
3.2.2.5.12. VirtIO ISR Status BAR Offset寄存器(地址:0x031)
3.2.2.5.13. VirtIO ISR Status Structure长度寄存器(地址:0x032)
3.2.2.5.14. VirtIO Device Specific Capability寄存器(地址:0x033)
3.2.2.5.15. VirtIO Device Specific BAR Indicator寄存器(地址:0x034)
3.2.2.5.16. VirtIO Device Specific BAR Offset寄存器(地址:0x035)
3.2.2.5.17. VirtIO Device Specific Structure长度寄存器(地址:0x036)
3.2.2.5.18. VirtIO PCI Configuration Access Capability寄存器(Address: 0x037)
3.2.2.5.19. VirtIO PCI Configuration Access BAR Indicator寄存器(地址:0x038)
3.2.2.5.20. VirtIO PCI Configuration Access BAR Offset寄存器(地址:0x039)
3.2.2.5.21. VirtIO PCI Configuration Access Structure长度寄存器(地址:0x03A)
3.2.2.5.22. VirtIO PCI Configuration Access Data寄存器(地址:0x03B)
4.4.1. Avalon® 流接口
4.4.2. 精确时间测量(PTM)接口(仅端点)
4.4.3. 中断接口
4.4.4. Hard IP重配置接口
4.4.5. Error接口
4.4.6. Completion Timeout接口
4.4.7. Configuration Intercept接口
4.4.8. 电源管理接口
4.4.9. Hard IP状态接口
4.4.10. Page Request Services (PRS)接口(仅Endpoint)
4.4.11. Function-Level Reset (FLR,功能层复位)接口(仅Endpoint)
4.4.12. SR-IOV VF Error Flag接口(仅Endpoint)
4.4.13. 通用VSEC接口
5.2.3.1. 器件Capabilities
5.2.3.2. VirtIO参数
5.2.3.3. 链路Capabilities
5.2.3.4. Legacy中断管脚寄存器
5.2.3.5. MSI Capabilities
5.2.3.6. MSI-X Capabilities
5.2.3.7. 插槽Capabilities
5.2.3.8. Latency Tolerance Reporting (LTR)
5.2.3.9. Process Address Space ID (PASID)
5.2.3.10. 器件序列号Capability
5.2.3.11. Page Request Service (PRS)
5.2.3.12. Access Control Service (ACS)
5.2.3.13. 电源管理
5.2.3.14. Vendor Specific Extended Capability (VSEC,供应商指定扩展性能)寄存器
5.2.3.15. TLP Processing Hints (TPH)
5.2.3.16. Address Translation Services (ATS) Capabilities
5.2.3.17. Precision Time Management (PTM)
仅对英特尔可见 — GUID: hhe1602621619359
Ixiasoft
4.4.4. Hard IP重配置接口
该接口是一个包括32位地址总线和8位数据总线的 Avalon® -MM从接口。可使用该接口动态修改配置寄存器的值。请注意,在热复位或冷复位后,将丢失通过该接口对Hard IP配置寄存器做出的更改,因为这些寄存器恢复到默认值。
注: 可将该接口用于Endpoint、Root Port和TLP Bypass模式中。但是,如果选择了Root Port或者TLP Bypass模式,就必须使能该接口。
Root Port模式下,应用逻辑使用该接口访问其PCIe配置空间来执行链路控制功能,例如,Hot Reset,链路禁用或者链路重新训练。
TLP Bypass模式中,Hard IP将接收到的Type0/1 Configuration 请求TLP转发到应用逻辑,而应用逻辑则一定以Successful Completion (SC)、Unsupported Request (UR)、Configuration Request Retry Status (CRS)或Completer Abort (CA)Completion TLP的Completion TLP状态予以响应。如果接收到的Configuration 请求TLP需要更新PCIe配置空间寄存器, 则应用逻辑需要使用Hard IP Reconfiguration接口访问该PCIe配置空间寄存器。
信号名称 | 方向 | 描述 | EP/RP/BP | 时钟 |
---|---|---|---|---|
pX_hip_reconfig_readdata_o[7:0]其中X = 0, 1, 2, 3 | Output | Avalon® -MM读数据输出 | EP/RP/BP | slow_clk |
pX_hip_reconfig_readdatavalid_o其中X = 0, 1, 2, 3 | Output | Avalon® -MM读数据有效。置位后,该信号指示hip_reconfig_readdata_o[7:0]上的数据有效。 | EP/RP/BP | slow_clk |
pX_hip_reconfig_write_i其中X = 0, 1, 2, 3 | Input | Avalon® -MM写使能 | EP/RP/BP | slow_clk |
pX_hip_reconfig_read_i其中X = 0, 1, 2, 3 | Input | Avalon® -MM读使能。
注: 该接口不可以流水线化。用户应用必须等待hip_reconfig_readdata_o[7:0]上当前读取的数据返回后才开始另一个读操作。
|
EP/RP/BP | slow_clk |
pX_hip_reconfig_address_i[31:0]其中X = 0, 1, 2, 3 | Input | Avalon® -MM重配置地址。
注:
以下是pX_hip_reconfig_address_i[31:0]总线的映射:
|
EP/RP/BP | slow_clk |
pX_hip_reconfig_writedata_i[7:0]其中X = 0, 1, 2, 3 | Input | Avalon® -MM写数据输入 | EP/RP/BP | slow_clk |
pX_hip_reconfig_waitrequest_o其中X = 0, 1, 2, 3 | Output | 置位后,该信号指示IP核尚未准备响应请求。 | EP/RP/BP | slow_clk |