用于 PCI Express* 的 Intel® FPGA R-tile Avalon® Streaming IP用户指南

下载 PDF
ID 683501
日期 3/28/2022
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录
文档目录 x
1. 有关R-tile Avalon® 流 Intel® FPGA IP用于PCI Express 2. IP架构和功能描述 3. 高级功能特性 4. 接口 5. 参数 6. 用于 PCI Express* 的 Intel® FPGA R-tile Avalon® Streaming IP用户指南存档 7. 用于PCI Express的Intel FPGA R-tile Avalon® Streaming IP用户指南文档修订历史 A. 配置空间寄存器 B. 根端口枚举 C. Endpoint模式下Address Translation Services（ATS）的实现 D. TLP Bypass模式下转发到用户应用的数据包
1. 有关R-tile Avalon® 流 Intel® FPGA IP用于PCI Express x
1.1. 概述 1.2. 功能特性 1.3. 发布信息 1.4. 器件系列支持 1.5. 性能和资源利用率 1.6. IP核支持级别
1.1. 概述 x
1.1.1. 标准与和合规
2. IP架构和功能描述 x
2.1. 概述 2.2. Bias Temperature Instability (BTI)保护模式 2.3. PCIe硬核IP模式 2.4. PIPE Direct模式
2.3. PCIe硬核IP模式 x
2.3.1. 时钟 2.3.2. 复位 2.3.3. PCI Express协议堆栈
2.3.3. PCI Express协议堆栈 x
2.3.3.1. PMA/PCS 2.3.3.2. 数据链路层概述 2.3.3.3. 事务层概述
2.4. PIPE Direct模式 x
2.4.1. 时钟 2.4.2. 复位 2.4.3. PIPE层
3. 高级功能特性 x
3.1. PCIe端口分叉和PHY通道映射 3.2. 虚拟化支持 3.3. TLP Bypass模式
3.2. 虚拟化支持 x
3.2.1. SR-IOV支持 3.2.2. VirtIO支持
3.2.1. SR-IOV支持 x
3.2.1.1. SR-IOV支持的功能列表 3.2.1.2. 实现 3.2.1.3. VF到PF映射 3.2.1.4. 功能级复位（FLR）
3.2.1.2. 实现 x
3.2.1.2.1. VF Error Flag Interface（仅适用于x16/x8 Core）
3.2.2. VirtIO支持 x
3.2.2.1. VirtIO支持的功能清单 3.2.2.2. 概述 3.2.2.3. 参数 3.2.2.4. VirtIO PCI配置访问接口 3.2.2.5. 寄存器
3.2.2.5. 寄存器 x
3.2.2.5.1. VirtIO Common Configuration Capability寄存器（地址: 0x012） 3.2.2.5.2. VirtIO Common Configuration Capability寄存器（地址: 0x013） 3.2.2.5.3. VirtIO Common Configuration BAR Offset寄存器（地址: 0x014） 3.2.2.5.4. VirtIO Common Configuration Structure长度寄存器（地址：0x015） 3.2.2.5.5. VirtIO Notifications Capability寄存器（地址：0x016） 3.2.2.5.6. VirtIO Notifications BAR Indicator寄存器（地址：0x017） 3.2.2.5.7. VirtIO Notifications BAR Offset寄存器（地址：0x018） 3.2.2.5.8. VirtIO Notifications Structure长度寄存器（地址：0x019） 3.2.2.5.9. VirtIO Notifications Notify Off Multiplier寄存器（地址：0x01A） 3.2.2.5.10. VirtIO ISR Status Capability寄存器（地址：0x02F） 3.2.2.5.11. VirtIO ISR Status BAR Indicator寄存器（地址：0x030） 3.2.2.5.12. VirtIO ISR Status BAR Offset寄存器（地址：0x031） 3.2.2.5.13. VirtIO ISR Status Structure长度寄存器（地址：0x032） 3.2.2.5.14. VirtIO Device Specific Capability寄存器（地址：0x033） 3.2.2.5.15. VirtIO Device Specific BAR Indicator寄存器（地址：0x034） 3.2.2.5.16. VirtIO Device Specific BAR Offset寄存器（地址：0x035） 3.2.2.5.17. VirtIO Device Specific Structure长度寄存器（地址：0x036） 3.2.2.5.18. VirtIO PCI Configuration Access Capability寄存器（Address: 0x037） 3.2.2.5.19. VirtIO PCI Configuration Access BAR Indicator寄存器（地址：0x038） 3.2.2.5.20. VirtIO PCI Configuration Access BAR Offset寄存器（地址：0x039） 3.2.2.5.21. VirtIO PCI Configuration Access Structure长度寄存器（地址：0x03A） 3.2.2.5.22. VirtIO PCI Configuration Access Data寄存器（地址：0x03B）
3.3. TLP Bypass模式 x
3.3.1. 概述 3.3.2. TLP Bypass模式的寄存器设置 3.3.3. 硬IP重配置接口 3.3.4. Avalon® Streaming接口
3.3.2. TLP Bypass模式的寄存器设置 x
3.3.2.1. TLPBYPASS_ERR_EN（地址 0x1314） 3.3.2.2. TLPBYPASS_ERR_STATUS（地址 0x1310）
3.3.4. Avalon® Streaming接口 x
3.3.4.1. 配置TLP 3.3.4.2. 发送接口 3.3.4.3. 接收接口 3.3.4.4. 异常的TLP 3.3.4.5. ECRC
4. 接口 x
4.1. 概述 4.2. 时钟和复位 4.3. 串行数据接口 4.4. PCI Express模式 4.5. PIPE Direct模式
4.2. 时钟和复位 x
4.2.1. 时钟 4.2.2. 复位
4.4. PCI Express模式 x
4.4.1. Avalon® 流接口 4.4.2. 精确时间测量（PTM）接口（仅端点） 4.4.3. 中断接口 4.4.4. Hard IP重配置接口 4.4.5. Error接口 4.4.6. Completion Timeout接口 4.4.7. Configuration Intercept接口 4.4.8. 电源管理接口 4.4.9. Hard IP状态接口 4.4.10. Page Request Services (PRS)接口（仅Endpoint） 4.4.11. Function-Level Reset (FLR，功能层复位)接口（仅Endpoint） 4.4.12. SR-IOV VF Error Flag接口（仅Endpoint） 4.4.13. 通用VSEC接口
4.4.1. Avalon® 流接口 x
4.4.1.1. Avalon® 流RX和TX接口的TLP头和数据对齐 4.4.1.2. Credit控制 4.4.1.3. Avalon® Streaming RX接口 4.4.1.4. Avalon® Streaming TX接口 4.4.1.5. 标记分配
4.4.1.2. Credit控制 x
4.4.1.2.1. Credit接口 - 数据和头 4.4.1.2.2. Credit初始化 4.4.1.2.3. Credit更新/释放 4.4.1.2.4. RX流程控制接口 4.4.1.2.5. TX流量控制接口
4.4.1.4. Avalon® Streaming TX接口 x
4.4.1.4.1. Avalon® Streaming TX Interface tx_st_ready_o行为
4.4.1.5. 标记分配 x
4.4.1.5.1. Completion Buffer Size
4.4.3. 中断接口 x
4.4.3.1. Legacy中断 4.4.3.2. MSI 4.4.3.3. MSI-X
4.4.3.3. MSI-X x
4.4.3.3.1. 实现MSI-X中断
4.4.8. 电源管理接口 x
4.4.8.1. D3Hot Entry（进入） 4.4.8.2. D3Hot Exit（退出） 4.4.8.3. D3Cold Entry 4.4.8.4. D3Cold Exit
4.4.8.2. D3Hot Exit（退出） x
4.4.8.2.1. Host发起的D3Hot Exit 4.4.8.2.2. EP发起的D3Hot Exit
4.5. PIPE Direct模式 x
4.5.1. 数据信号 4.5.2. 消息通道 4.5.3. 偏移校正通道 4.5.4. PIPE Direct复位序列 4.5.5. PIPE Direct速率变化 4.5.6. PIPE Lane复位交错（Staggering） 4.5.7. PIPE Direct模式中未使用的Lane
4.5.1. 数据信号 x
4.5.1.1. 发送信号 4.5.1.2. 接收信号
4.5.3. 偏移校正通道 x
4.5.3.1. MAC to PHY (M2P)信号 4.5.3.2. PHY to MAC (P2M)信号
5. 参数 x
5.1. 顶层设置 5.2. 内核参数
5.2. 内核参数 x
5.2.1. Avalon参数 5.2.2. 基地址寄存器 5.2.3. PCI Express和PCI Capabilities参数
5.2.3. PCI Express和PCI Capabilities参数 x
5.2.3.1. 器件Capabilities 5.2.3.2. VirtIO参数 5.2.3.3. 链路Capabilities 5.2.3.4. Legacy中断管脚寄存器 5.2.3.5. MSI Capabilities 5.2.3.6. MSI-X Capabilities 5.2.3.7. 插槽Capabilities 5.2.3.8. Latency Tolerance Reporting (LTR) 5.2.3.9. Process Address Space ID (PASID) 5.2.3.10. 器件序列号Capability 5.2.3.11. Page Request Service (PRS) 5.2.3.12. Access Control Service (ACS) 5.2.3.13. 电源管理 5.2.3.14. Vendor Specific Extended Capability (VSEC，供应商指定扩展性能)寄存器 5.2.3.15. TLP Processing Hints (TPH) 5.2.3.16. Address Translation Services (ATS) Capabilities 5.2.3.17. Precision Time Management (PTM)
C. Endpoint模式下Address Translation Services（ATS）的实现 x
C.1. 发送Translated/Untranslated请求 C.2. 从Endpoint (EP)向Root Complex (RC)发送Page Request Message C.3. 验证Requests/Completions无效
D. TLP Bypass模式下转发到用户应用的数据包 x
D.1. EP TLP Bypass模式（上游） D.2. RC TLP Bypass模式（下游）
1. 有关R-tile Avalon® 流 Intel® FPGA IP用于PCI Express
2. IP架构和功能描述
3. 高级功能特性
4. 接口
5. 参数
6. 用于 PCI Express* 的 Intel® FPGA R-tile Avalon® Streaming IP用户指南存档
7. 用于PCI Express的Intel FPGA R-tile Avalon® Streaming IP用户指南文档修订历史
A. 配置空间寄存器
B. 根端口枚举
C. Endpoint模式下Address Translation Services（ATS）的实现
D. TLP Bypass模式下转发到用户应用的数据包

5.2.3.2. VirtIO参数

可以使能VirtIO，如以下截屏所示：

图 49. 使能VirtIO支持

然后，适当配置VirtIO capability参数，如以下截屏所示：

图 50. 配置VirtIO Capability参数

下表总结了与五种VirtIO器件配置结构相关的参数：

表 86.  VirtIO结构PCI Capabilities参数
参数 描述 允许的范围 默认值
PF/VF VirtIO Common Configuration Structure Capability参数
PFs 0-7 Common Configuration Structure BAR Indicator 指示BAR保持PF 0-7的Common Configuration Structure。该参数位于PFn VirtIO Structures选项卡下。 0-5 0
PFs 0-7 VFs Common Configuration Structure BAR Indicator 指示BAR保持PF 0-7相关的VF的Common Configuration Structure。该参数位于PFn VFs VirtIO Structures选项卡下。 0-5 0
PFs 0-7 Common Configuration Structure Offset within BAR 指示PF 0-7的给定BAR中，Common Config Structure的起始位置。该参数位于PFn VirtIO Structures选项卡下。 0-536870911 0
PFs 0-7 VFs Common Configuration Structure BAR Indicator 指示与PFs 0-7相关的VF，其给定BAR中Common Config Structure的起始位置。该参数位于PFn VFs VirtIO Structures选项卡下。 0-536870911 0
PFs 0-7 Common Configuration Structure Length 指示PFs 0-7 Common Config Structure的长度，以字节为单位。该参数位于PFn VirtIO Structures选项卡下。 0-536870911 0
PFs 0-7 VFs Common Configuration Structure Length 指示PFs 0-7相关的VF Common Config Structure的长度，以字节为单位。该参数位于PFn VFs VirtIO Structures选项卡下。 0-536870911 0
PF/VF VirtIO Notifications Structure Capability参数
PFs 0-7 Notifications Structure BAR Indicator 指示BAR保持PFs 0-7的Notifications Structure。该参数位于PFn VirtIO Structures选项卡下。 0-5 0
PFs 0-7 VFs Notifications Structure BAR Indicator 指示BAR保持PFs 0-7相关的VF Notifications Structure。该参数位于PFn Vfs VirtIO Structures选项卡下。 0-5 0
PFs 0-7 Notifications Structure Offset within BAR 指示PFs 0-7的给定BAR中，Notifications Structure的起始位置。该参数位于PFn VirtIO Structures选项卡下。 0-536870911 0
PFs 0-7 VFs Notifications Structure BAR Indicator 指示PFs 0-7相关的VF，其给定BAR中Notifications Structure的起始位置。该参数位于PFn VFs VirtIO Structures选项卡下。 0-536870911 0
PFs 0-7 Notifications Structure Length 指示PFs 0-7的Notifications Structure的长度，以字节为单位。该参数位于PFn VirtIO Structures选项卡下。 0-536870911 0
PFs 0-7 VFs Notifications Structure Length 指示与PFs 0-7相关的VF Common Config Structure的长度，以字节为单位。该参数位于PFn VFs VirtIO Structures选项卡下。 0-536870911 0
PFs 0-7 Notifications Structure Notify Off Multiplier 指示BAR保持PFs 0-7的Notifications Structure。该参数位于PFn VirtIO Structures选项卡下。 0-536870911 0
PFs 0-7 VFs Notifications Structure Notify Off Multiplier 指示与PFs 0-7相关的VF Notifications Structure中queue_notify_off的乘法器。该参数位于PFn VFs VirtIO Structures选项卡下。 0-536870911 0
PF/VF VirtIO ISR Status Structure Capability参数
PFs 0-7 ISR Status Structure BAR Indicator 指示BAR保持PF 0-7的ISR Status Structure。该参数位于PFn VirtIO Structures选项卡下。 0-5 0
PFs 0-7 VFs ISR Status Structure BAR Indicator 指示BAR保持PF 0-7相关的VF的ISR Status。该参数位于PFn VFs VirtIO Structures选项卡下。 0-5 0
PFs 0-7 ISR Status Structure Offset within BAR 指示PFs 0-7的给定BAR中，ISR Status Structure的起始位置。该参数位于PFn VirtIO Structures选项卡下。 0-536870911 0
PFs 0-7 VFs ISR Status Structure BAR Indicator 指示PFs 0-7相关的VF，其给定BAR中ISR Status Structure的起始位置。该参数位于PFn VFs VirtIO Structures选项卡下。 0-536870911 0
PFs 0-7 ISR Status Structure Length 指示PFs 0-7的ISR Status Structure长度，以字节为单位。该参数位于PFn VirtIO Structures选项卡下。 0-536870911 0
PFs 0-7 VFs ISR Status Structure Length 指示与PFs 0-7相关的VF ISR Status Structure的长度，以字节为单位。该参数位于PFn VFs VirtIO Structures选项卡下。 0-536870911 0
PF/VF VirtIO Device-Specific Configuration Structure Capability参数
Enable PFs 0-7 VirtIO Device Specific Capability 使能PFs 0-7 VirtIO Device-Specific Configuration Structure Capability。该参数位于PFn VirtIO Structures选项卡下。 True / False False
Enable PFs 0-7 VFs VirtIO Device-Specific Capability 使能与PFs 0-7相关的VFs的VirtIO Device-Specific Configuration Structure Capability。该参数位于PFn VFs VirtIO Structures选项卡下。 True / False False
PFs 0-7 Device-Specific Configuration Structure BAR Indicator

指示BAR保持PFs 0-7的Device-Specific Configuration Structure。该参数位于PFn VirtIO Structures选项卡下。

0 × -5 0
PFs 0-7 VFs Device-Specific Configuration Structure BAR Indicator 指示BAR保持PFs 0-7相关VFs的Device-Specific Configuration Structure。该参数位于PFn VFs VirtIO Structures选项卡下。 0-5 0
PFs 0-7 Device-Specific Configuration Structure Offset within BAR 指示PFs 0-7的给定BAR中，Device-Specific Configuration Structure的起始位置。该参数位于PFn VirtIO Structures选项卡下。 0-536870911 0
PFs 0-7 VFs Device-Specific Configuration Structure BAR Indicator 指示PFs 0-7相关的VF，其给定BAR中Device-Specific Configuration Structure的起始位置。该参数位于PFn VFs VirtIO Structures选项卡下。 0-536870911 0
PFs 0-7 Device-Specific Configuration Structure Length 指示PFs 0-7的Device-Specific Configuration Structure的长度，以字节为单位。此参数位于PFn VirtIO Structures选项卡下。 0-536870911 0
PFs 0-7 VFs Device-Specific Configuration Structure Length 指示 PFs 0-7相关VFs的Device-Specific Configuration Structure长度，以字节为单位。该参数位于PFn VFs VirtIO Structures选项卡下。 0-536870911 0
PF/VF VirtIO PCI Configuration Access Structure Capability参数
PFs 0-7 PCI Configuration Access Structure BAR Indicator 指示BAR保持PFs 0-7的PCI Configuration Access Structure。该参数位于PFn VirtIO Structures选项卡下。 0-5 0
PFs 0-7 VFs PCI Configuration Access Structure BAR Indicator 指示BAR保持PF 0-7相关VF的PCI Configuration Access Structure。该参数位于PFn VFs VirtIO Structures选项卡下。 0-5 0
PFs 0-7 PCI Configuration Access Structure Offset within BAR 指示PFs 0-7的给定BAR中PCI Configuration Access Structure的起始地址。该参数位于PFn VirtIO Structures选项卡下。 0-536870911 0
PFs 0-7 VFs PCI Configuration Access Structure BAR Indicator 指示PFs 0-7相关VFs的给定BAR中PCI Configuration Access Structure的起始地址。该参数位于PFn VFs VirtIO Structures选项卡下。 0-536870911 0
PFs 0-7 PCI Configuration Access Structure Length 指示PFs 0-7的PCI Configuration Access Structure长度，以字节为单位。该参数位于PFn VirtIO Structures选项卡下。 0-536870911 0
PFs 0-7 VFs PCI Configuration Access Structure Length 指示PFs 0-7相关VFs的PCI Configuration Access Structure长度，以字节为单位。该参数位于PFn VFs VirtIO Structures选项卡下。 0-536870911 0
二级标题