用于 PCI Express* 的 Intel® FPGA R-tile Avalon® Streaming IP用户指南

ID 683501
日期 3/28/2022
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

4.4.10. Page Request Services (PRS)接口(仅Endpoint)

当Endpoint确定它需要访问的页面不可使用ATS转换时,就会发送Page Request消息请求将该页面映射到系统存储器中。

PRS接口允许监控PRS事件何时发生,这些PRS事件属于什么功能以及它们是什么类型的事件。

PRS接口仅在EP模式下可用,并且禁用TLP Bypass。

注: R-tile Avalon Streaming IP for PCIe仅提供PRS功能。要利用此功能,您需要在您的应用程序中实现必要的逻辑。
注: 仅Ports 0和1支持PRS。
表 71.  PRS接口信号
信号名称 方向 说明 EP/RP/BP 时钟
pX_prs_event_valid_i其中X = 0, 1, 2, 3 (核个数) Input 该信号认证pX_prs_event_func_ipX_prs_event_i。每个PRS事件都有一个单周期脉冲。 EP slow_clk
pX_prs_event_func_i[2:0]其中X = 0, 1, 2, 3 (核个数) Input PRS事件的功能号。 EP slow_clk
pX_prs_event_i[1:0]其中X = 0, 1, 2, 3 (核个数) Input

00 : 指示功能接收到一个PRG响应失败。

01:指示该功能收到的响应带有Unexpected Page Request Group Index。

10: 指示该功能已完成先前发布的全部页面请求,并且指示它已经请求更多的页面。Only valid when the 仅在PRS使能位清零时有效。

11:保留。

EP slow_clk

如下PRS事件接口时序示例图显示function 0的应用层发送一个PRG响应接收事件,以及function 1的应用层发送停止请求其他页面的事件时,PRS事件接口的时序图。

图 35. PRS事件接口时序示例图