用于 PCI Express* 的 Intel® FPGA R-tile Avalon® Streaming IP用户指南

ID 683501
日期 3/28/2022
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

4.4.5. Error接口

这是一个可选接口,允许Application Layer向IP核报错,反之亦然。具体来说,Application Layer可以向IP报告 app_error_info_i信号定义的各种类型的错误。对于Advanced Error Reporting (AER),Application Layer可以通过app_err_*接口提供记录TLP header的信息和错误日志请求。

注: Physical Functions (PFs)的AER capability功能默认为使能。Virtual Functions (VFs)无AER实现。使用VFs时,VF Error Flag Interface取代AER。
表 64.  错误接口信号
信号名称 方向 描述 EP/RP/BP 时钟域
pX_serr_out_o Output

指示是否检测到系统错误。

EP mode:R-tile PCIe Hard IP发送可恢复(correctable)/非致命(non-fatal)/致命(fatal)错误时,该信号被置位。

RP mode:该信号上的一个时钟周期(one-clock-cycle )脉冲指示层次结构中是否有任何器件报告以下错误,并且设置了Root Port Control寄存器中的相关使能位:ERR_COR,ERR_FATAL,ERR_NONFATAL。检测到内部错误时,也会置位该信号。该错误的源将被记录到Port Configuration and Status寄存器的Root Port Error Status寄存器中。

BP mode:Hard IP核检测到的事物层或数据链路层错误会触发该信号。详细信息将记录到Port Configuration and Status 寄存器的Bypass Mode Error Status寄存器中。

All modes:置位该信号以指示是否检测到接收数据和/或者R-Tile Hard IP与FPGA Core之间数据的奇偶错误。

For Tx

如果使能了GUI选项Enable byte parity ports on Avalon-ST interface,就将使用端口pX_tx_stN_data_par_ipX_tx_stN_hdr_par_ipX_tx_stN_prefix_par_i上提供的奇偶校验位进行奇偶校验。

For Rx

对接收数据的R-Tile进行奇偶校验内部检查。

此外,如果GUI选项Enable byte parity ports on Avalon-ST interface已使能, 端口pX_rx_stN_data_par_opX_rx_stN_hdr_par_opX_rx_stN_prefix_par_o上将提供奇偶校验位以允许在Application逻辑中进行其他奇偶校验检查,以在跨接EMIB后验证数据完整性。

如果出现任何错误,可使用Hard IP Reconfiguration接口读取地址0x1319获得关于错误类型的更多信息:

[0]: rx_correctable_err

[1]: rx_uncorrectable_err

[2]: rx_parity_err

[3]: tx_correctable_err

[4]: tx_uncorrectable_err

[5]: tx_parity_err位于Hard IP内部数据路径的前端(front end)。

[6]: tx_parity_err位于Hard IP内部数据路径的后端(back end)。

EP/RP/BP slow_clk
pX_app_err_valid_i Input 该信号上的一个周期脉冲指示该周期中app_err_info_iapp_err_hdr_iapp_err_func_num_i上的数据有效,并且app_err_hdr_i将在接下来的4个周期内有效。 EP/RP slow_clk
pX_app_err_hdr_i[31:0] Input

该总线包含错误TLP的header 和TLP前缀的信息。

经过5个周期后128位header和32位TLP前缀被发送到Hard IP(每个时钟周期发送32位信息)。

Cycle 1 : header[31:0]

Cycle 2 : header[63:32]

Cycle 3 : header[95:64]

Cycle 4 : header[127:96]

Cycle 5 : TLP prefix

EP/RP slow_clk
pX_app_err_info_i[13:0] Input
该错误报告总线携带以下信息:
  • [0]: Malformed TLP(异常TLP)
  • [1]: Receiver overflow(接收端溢出)
  • [2]: Unexpected completion(不对应的返回包)
  • [3]: Completer abort(Completer夭折)
  • [4]: Completion timeout(Completion返回包超时)
  • [5]: Unsupported request(不支持的请求)
  • [6]: Poisoned TLP received(接收到损坏的TLP)
  • [7]: AtomicOp egress blocked(AtomicOp输出被阻止)
  • [8]: Uncorrectable internal error(不可恢复的内部错误)
  • [9]: Correctable internal error(可恢复的内部错误)
  • [10]: Advisory error(警告性错误)
  • [11]: TLP prefix blocked(TLP包头异常)
  • [12]: ACS violation(访问控制服务异常)
  • [13]: ECRC check failed(ECRC校检失败)
EP/RP slow_clk

x16/x8: pX_app_err_func_num_i[2:0]

x4: NA

Input 该总线提供置位错误有效信号的功能的功能编号。 EP/RP slow_clk
pX_app_err_ready_o Output 解除置位后,该信号指示端点可能正在处理另一条消息,并且无法为Master提供back-to-back用户输入服务。 EP/RP slow_clk