仅对英特尔可见 — GUID: tpv1612910615250
Ixiasoft
仅对英特尔可见 — GUID: tpv1612910615250
Ixiasoft
4.4.5. Error接口
这是一个可选接口,允许Application Layer向IP核报错,反之亦然。具体来说,Application Layer可以向IP报告 app_error_info_i信号定义的各种类型的错误。对于Advanced Error Reporting (AER),Application Layer可以通过app_err_*接口提供记录TLP header的信息和错误日志请求。
信号名称 | 方向 | 描述 | EP/RP/BP | 时钟域 |
---|---|---|---|---|
pX_serr_out_o | Output | 指示是否检测到系统错误。 EP mode:R-tile PCIe Hard IP发送可恢复(correctable)/非致命(non-fatal)/致命(fatal)错误时,该信号被置位。 RP mode:该信号上的一个时钟周期(one-clock-cycle )脉冲指示层次结构中是否有任何器件报告以下错误,并且设置了Root Port Control寄存器中的相关使能位:ERR_COR,ERR_FATAL,ERR_NONFATAL。检测到内部错误时,也会置位该信号。该错误的源将被记录到Port Configuration and Status寄存器的Root Port Error Status寄存器中。 BP mode:Hard IP核检测到的事物层或数据链路层错误会触发该信号。详细信息将记录到Port Configuration and Status 寄存器的Bypass Mode Error Status寄存器中。 All modes:置位该信号以指示是否检测到接收数据和/或者R-Tile Hard IP与FPGA Core之间数据的奇偶错误。 For Tx: 如果使能了GUI选项Enable byte parity ports on Avalon-ST interface,就将使用端口pX_tx_stN_data_par_i,pX_tx_stN_hdr_par_i和pX_tx_stN_prefix_par_i上提供的奇偶校验位进行奇偶校验。 For Rx: 对接收数据的R-Tile进行奇偶校验内部检查。 此外,如果GUI选项Enable byte parity ports on Avalon-ST interface已使能, 端口pX_rx_stN_data_par_o,pX_rx_stN_hdr_par_o和pX_rx_stN_prefix_par_o上将提供奇偶校验位以允许在Application逻辑中进行其他奇偶校验检查,以在跨接EMIB后验证数据完整性。 如果出现任何错误,可使用Hard IP Reconfiguration接口读取地址0x1319获得关于错误类型的更多信息: [0]: rx_correctable_err [1]: rx_uncorrectable_err [2]: rx_parity_err [3]: tx_correctable_err [4]: tx_uncorrectable_err [5]: tx_parity_err位于Hard IP内部数据路径的前端(front end)。 [6]: tx_parity_err位于Hard IP内部数据路径的后端(back end)。 |
EP/RP/BP | slow_clk |
pX_app_err_valid_i | Input | 该信号上的一个周期脉冲指示该周期中app_err_info_i,app_err_hdr_i和app_err_func_num_i上的数据有效,并且app_err_hdr_i将在接下来的4个周期内有效。 | EP/RP | slow_clk |
pX_app_err_hdr_i[31:0] | Input | 该总线包含错误TLP的header 和TLP前缀的信息。 经过5个周期后128位header和32位TLP前缀被发送到Hard IP(每个时钟周期发送32位信息)。 Cycle 1 : header[31:0] Cycle 2 : header[63:32] Cycle 3 : header[95:64] Cycle 4 : header[127:96] Cycle 5 : TLP prefix |
EP/RP | slow_clk |
pX_app_err_info_i[13:0] | Input |
该错误报告总线携带以下信息:
|
EP/RP | slow_clk |
x16/x8: pX_app_err_func_num_i[2:0] x4: NA |
Input | 该总线提供置位错误有效信号的功能的功能编号。 | EP/RP | slow_clk |
pX_app_err_ready_o | Output | 解除置位后,该信号指示端点可能正在处理另一条消息,并且无法为Master提供back-to-back用户输入服务。 | EP/RP | slow_clk |