用于 PCI Express* 的 Intel® FPGA R-tile Avalon® Streaming IP用户指南

ID 683501
日期 3/28/2022
Public

本文档可提供新的版本。客户应 单击此处 前往查看最新版本。

文档目录

4.5.6. PIPE Lane复位交错(Staggering)

本小节重点介绍R-tile Avalon Streaming IP的lane复位交错。这些lane复位都由Soft IP控制器驱动。R-tile Avalon Streaming IP复位处理过程的一部分是由IP控制器来执行。它仅在Soft IP本身未处于复位时,来执行lane复位处理。每个lane都有属于自己的,并由Soft IP 控制器驱动的lnX_pipe_direct_pld_pcs_rst_n_i。当多个Soft IP控制器被实现,每个Soft IP可复位其独立于其他Soft IP,并且只属于它自己的lane。

复位交错(staggering)是可选的。使用staggering是为了降低上电期间,power distribution network(PDN,电源分配网络)噪声。如果实现该功能,则复位staggering应该在lnX_pipe_direct_tx_transfer_en被复位后开始。

staggering间隔必须设置为大于100ns。lane复位以交错的方式排列,对于PIPE Direct x16模式,它们从lane 0开始到lane 15;对于PIPE Direct捆绑模式,从lane 0开始到lane 7。复位置位和解除置位都必须交错。

lnX_pipe_direct_powerdown_ilnX_pipe_direct_rxstandby_i信号还需要每个绑定的lane交错。该交错必须大于或等于x4绑定。例如,在PIPE Direct 8x2捆绑模式中,上述PIPE信号的lane交错必须按x4或者更大进行分组。