Arria 10 Avalon-MM DMA接口PCIe解决方案用户指南

下载 PDF
ID 683425
日期 10/31/2016
Public
文档目录
文档目录 x
1. 数据表 2. Avalon-MM DMA入门 3. 参数设置 4. Arria 10器件中Hard IP的物理布局 5. 寄存器 6. 错误处理 7. IP Core体系结构 8. 设计实现 A. 传输层数据包（TLP）头格式 B. Arria 10 Avalon-MM DMA接口PCIe解决方案用户指南存档 C. 修订历史
1. 数据表 x
1.1. Arria®10 Avalon-MM DMA接口PCIe数据表 1.2. 特性 1.3. 比较Avalon-ST，Avalon-MM和支持DMA的Avalon-MM接口 1.4. 发布信息 1.5. 器件系列支持 1.6. 设计实例 1.7. 调试功能 1.8. IP Core验证 1.9. 性能和资源利用 1.10. 建议的速度等级 1.11. 创建PCI Express设计
1.8. IP Core验证 x
1.8.1. 兼容性测试环境
2. Avalon-MM DMA入门 x
2.1. 生成Testbench 2.2. 在ModelSim中仿真实例设计 2.3. 运行门级（Gate-Level）仿真 2.4. 生成综合文件 2.5. 创建 Quartus® Prime项目 2.6. 编译设计 2.7. 单独例化时描述符控制器的连接性
2.1. 生成Testbench x
2.1.1. 了解仿真已生成文件 2.1.2. 了解仿真日志文件生成
3. 参数设置 x
3.1. 参数 3.2. Arria 10 Avalon-MM设置 3.3. 基地址寄存器（BAR）设置 3.4. 器件识别寄存器 3.5. PCI Express和PCI性能参数 3.6. 配置，调试，和扩展项 3.7. PHY特性 3.8. Arria®10 设计实例
3.1. 参数 x
3.1.1. 基于接口类型的RX缓冲分配可用选择
3.5. PCI Express和PCI性能参数 x
3.5.1. 器件性能 3.5.2. 错误报告 3.5.3. 链路性能 3.5.4. MSI和MSI-X Capabilities 3.5.5. 插槽性能 3.5.6. 电源管理 3.5.7. 供应商指定扩展性能（VSEC）
4. Arria 10器件中Hard IP的物理布局 x
4.1. Gen1，Gen2，Gen3数据速率的Channel和管脚布局 4.2. Gen1和Gen2数据速率的Channel布局和fPLL使用 4.3. Gen3数据速率的Channel布局，以及fPLL和ATX PLL的使用 4.4. PCI Express Gen3 Bank组使用限制
5. 寄存器 x
5.1. 配置空间寄存器与PCIe规范的一致性 5.2. Type 0配置空间寄存器 5.3. Type 1配置空间寄存器 5.4. PCI Express性能结构 5.5. Intel定义的VSEC寄存器 5.6. CvP寄存器 5.7. 不可纠正的内部错误掩码寄存器 5.8. 不可纠正的内部错误状态寄存器 5.9. 可纠正的内部错误掩码寄存器 5.10. 可纠正的内部错误状态寄存器 5.11. DMA描述符控制器寄存器 5.12. 控制寄存器访问（CRA）Avalon-MM从端口
5.11. DMA描述符控制器寄存器 x
5.11.1. 读DMA描述符控制器寄存器 5.11.2. 写DMA描述符控制器寄存器 5.11.3. 读DMA和写DMA描述符列表格式 5.11.4. 读DMA实例 5.11.5. 软件编程以同时读和写DMA
6. 错误处理 x
6.1. 物理层错误 6.2. 数据链路层错误 6.3. 事务层错误 6.4. 错误报告和数据中毒 6.5. 不可纠正和可纠正的错误状态位
7. IP Core体系结构 x
7.1. 顶层接口 7.2. 数据链路层 7.3. 物理层 7.4. Arria®10 Avalon-MM DMA用于PCI Express
7.1. 顶层接口 x
7.1.1. Avalon-MM DMA接口 7.1.2. 时钟和复位 7.1.3. 中断 7.1.4. PIPE
7.4. Arria®10 Avalon-MM DMA用于PCI Express x
7.4.1. 了解内部DMA描述符控制器 7.4.2. 了解外部DMA描述符控制器
8. 设计实现 x
8.1. 进行管脚约束以分配I/O标准到串行数据管脚 8.2. 建议的复位序列以避免链路训练问题 8.3. 创建SignalTap II调试文件以匹配设计层次 8.4. SDC时序约束
A. 传输层数据包（TLP）头格式 x
A.1. 带有数据负载的TLP数据包
C. 修订历史 x
C.1. 具有DMA的Avalon-MM接口文档修订历史
1. 数据表
2. Avalon-MM DMA入门
3. 参数设置
4. Arria 10器件中Hard IP的物理布局
5. 寄存器
6. 错误处理
7. IP Core体系结构
8. 设计实现
A. 传输层数据包（TLP）头格式
B. Arria 10 Avalon-MM DMA接口PCIe解决方案用户指南存档
C. 修订历史

RX Master模块把从PCIe链路接收到的读和写TLP转换成Avalon-MM请求，并用于连接到互连中的Qsys组件。此模块允许其他PCIe组件，包括主机软件，访问连接到Qsys系统中的其他Avalon-MM从端口。

如未使能突发模式，RX Master模块仅支持32-bit读或写请求。如果未使能突发模式，RX Master模块仅支持32-bit读或写请求。从PCIe链路收到的所有其他请求都被视为此器件编程模式违规，从而被作为PCIe Completer Abort状态处理。 可使用32-bit寻址使能BAR2突发模式，或使用64-bit寻址使能BAR2和BAR3突发模式。使能后，此模式支持双字, 突发读，或写请求。当内部例化描述符控制器时，用于BAR0的RX主端口被内部使用并不可用于其他用途。

用于BAR访问的RX主控制接口端口每个BAR都有一个相应的RX主控制接口。下列表格中，<n>是BAR号码。

信号名称

方向

说明

RxmRead_<n>_o

输出

置位后，表示一个Avalon-MM读请求。

RxmWrite_<n>_o

输出

置位后，表示一个Avalon-MM写请求。

RxmAddress_<n>_o[<w>-1:0] 输出

指定Avalon-MM字节地址。因为所有地址都是字节地址，此地址中有涵义的位是[<w>-1:2]。Bits 1和0的值有一个为0。<w>可以为32或64。

RxmBurstCount_<n>_o[5:0]

输出

以dwords（32 bits）指定突发计数。开启Enable burst capabilities for RXM BAR2 ports时，此可选信号可用于BAR2。

RxmByteEnable_<n>_o[<w>:0]

输出

为将要被写入的数据指定有效字节。<w>值如下：

  • 4：表示非突发的RX Master
  • 32：表示突发128-bit Avalon-MM接口
  • 64：表示突发256-bit Avalon-MM接口
RxmDataWrite_<n>_o[<w>:0]

输出

指定Avalon-MM写数据。<w>值如下：

  • 32：表示非突发RX Master
  • 128：表示突发128-bit Avalon-MM接口
  • 256：表示突发256-bit Avalon-MM接口
RxmReadData_<n>_i[<w>:0]

输入

指定Avalon-MM读数据。<w>值如下：

  • 32：表示非突发RX Master
  • 128：表示突发128-bit Avalon-MM接口
  • 256：表示突发256-bit Avalon-MM接口
RxmReadDataValid_ <n> _i[31:0]

输入

置位后，表示RxmReadData_i[31:0]有效。
RxmWaitRequest_<n>_i

输入

置位后表示控制寄存器访问Avalon-MM从端口还未准备响应。

RXM Master写入Avalon-MM地址空间中的存储器
二级标题